JPH02176905A - プログラマブル・コントローラ - Google Patents
プログラマブル・コントローラInfo
- Publication number
- JPH02176905A JPH02176905A JP33252488A JP33252488A JPH02176905A JP H02176905 A JPH02176905 A JP H02176905A JP 33252488 A JP33252488 A JP 33252488A JP 33252488 A JP33252488 A JP 33252488A JP H02176905 A JPH02176905 A JP H02176905A
- Authority
- JP
- Japan
- Prior art keywords
- data
- host computer
- response
- read
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明は、通信機能を有し、上位コンピュータとの間
でコマンド／レスポンス交信をおこなうプログラマブル
・コントローラ（以下ＰＣと言う）に関する。
でコマンド／レスポンス交信をおこなうプログラマブル
・コントローラ（以下ＰＣと言う）に関する。
（発明の概要）
この発明は、上位コンピュータからプログラマブル・コ
ントローラへ送信されたデータリード・コマンドに対し
、該肖するリードデータおよびこのデータの信頼度を表
した信頼度データからなるレスポンスを作成し送出する
手段を備えたことにより、上位コンピュータがＰＣの動
作状態をリアルタイムで把握できるようにしたものであ
る。
ントローラへ送信されたデータリード・コマンドに対し
、該肖するリードデータおよびこのデータの信頼度を表
した信頼度データからなるレスポンスを作成し送出する
手段を備えたことにより、上位コンピュータがＰＣの動
作状態をリアルタイムで把握できるようにしたものであ
る。
（従来技術とその問題点）
従来、通信機能を有し、上位コンピュータとの間でコマ
ンド／レスポンス交信をおこなうプログラマブル・コン
トローラにおいては、上位コンビエータからＰＣに送ら
れるコマンドと、ＰＣから上位コンピュータに返される
レスポンスがそれぞれ対応する単一の機能により構成さ
れていた。より具体的にいえば、第４図ａに示すように
上位コンピュータから、例えばＩ１０エリアについての
り−ド／ライト・コマンドが発せられると、ＰＣ側から
は該当するＩ１０エリアデータがレスポンスとして返さ
れていた。しかしながら、このレスポンス・データを受
は取った上位コンピュータは、そのデータが正しいか否
か、あるいはＰＣの動作状態が正常か否かに関しては不
明であるため、再度、例えばＩ１０エリアが正常か否か
を問い合わせるＩ１０ステータスリード・コマンドを発
する。
ンド／レスポンス交信をおこなうプログラマブル・コン
トローラにおいては、上位コンビエータからＰＣに送ら
れるコマンドと、ＰＣから上位コンピュータに返される
レスポンスがそれぞれ対応する単一の機能により構成さ
れていた。より具体的にいえば、第４図ａに示すように
上位コンピュータから、例えばＩ１０エリアについての
り−ド／ライト・コマンドが発せられると、ＰＣ側から
は該当するＩ１０エリアデータがレスポンスとして返さ
れていた。しかしながら、このレスポンス・データを受
は取った上位コンピュータは、そのデータが正しいか否
か、あるいはＰＣの動作状態が正常か否かに関しては不
明であるため、再度、例えばＩ１０エリアが正常か否か
を問い合わせるＩ１０ステータスリード・コマンドを発
する。
するとこのコマンドに応答し、ＰＣからはＩ１０エリア
のデータが正常か否かを表すステータスデータが返され
る。
のデータが正常か否かを表すステータスデータが返され
る。
そのため通常は、データの読み出し等のコマンド送出ご
とに、これらデータの正誤やＰＣの動作状態を＆１１認
するコマンドを、別途送出する手順を必要としていた。
とに、これらデータの正誤やＰＣの動作状態を＆１１認
するコマンドを、別途送出する手順を必要としていた。
その結果、上位コンピュータとＰＣとの間のコマンド／
レスポンス交信の手続きが複雑になり、しかもリードデ
ータの正誤をリアルタイムで確認することができない等
の問題がある。
レスポンス交信の手続きが複雑になり、しかもリードデ
ータの正誤をリアルタイムで確認することができない等
の問題がある。
（発明の目的）
この発明は上記の問題を解消するためになされたもので
、その目的とするところは、上位コンピュータがＰＣ側
のＩ１０データをリードする際に、データリードと同時
にＰＣの動作状態を把握できるようにしたＰＣを提供す
ることにある。
、その目的とするところは、上位コンピュータがＰＣ側
のＩ１０データをリードする際に、データリードと同時
にＰＣの動作状態を把握できるようにしたＰＣを提供す
ることにある。
（発明の構成と効果）
この発明は上記目的を達成するために、通信機能を有し
、上位コンピュータとの間でコマンド／レスポンス交信
をおこなうプログラマブル・コントローラにおいて、上
位コンピュータがらプログラマブル・コントローラへ送
信されたデータリード・コマンドに対し、シ亥当するリ
ードデータと、このデータの信軌度および実行モード状
態等を表すデータとからなるレスポンスを作成し送出す
る手段を備えたことを特徴とする。
、上位コンピュータとの間でコマンド／レスポンス交信
をおこなうプログラマブル・コントローラにおいて、上
位コンピュータがらプログラマブル・コントローラへ送
信されたデータリード・コマンドに対し、シ亥当するリ
ードデータと、このデータの信軌度および実行モード状
態等を表すデータとからなるレスポンスを作成し送出す
る手段を備えたことを特徴とする。
この発明は上記のように構成したので、上位コンピュー
タがＰＣ側のＩ１０データをリードする際に、データリ
ードと同時に、リードデータの正誤あるいはＰＣの動作
状態等を併せて把握することができる。
タがＰＣ側のＩ１０データをリードする際に、データリ
ードと同時に、リードデータの正誤あるいはＰＣの動作
状態等を併せて把握することができる。
その結果、上位コンピュータがＰＣの動作状態を確認し
ながらＩ１０データのり−ド／ライト処理をおこなうア
プリケーションでは、ＰＣの動作状態を別途モニタする
必要がなくなり、その分単純比較で２倍の高速応答が可
能になって、上位コンピュータにより統括制御されるシ
ステム全体の稼働効率を向上させることができる。
ながらＩ１０データのり−ド／ライト処理をおこなうア
プリケーションでは、ＰＣの動作状態を別途モニタする
必要がなくなり、その分単純比較で２倍の高速応答が可
能になって、上位コンピュータにより統括制御されるシ
ステム全体の稼働効率を向上させることができる。
（実施例の説明）
以下、この発明の実施例を図面に基づいて説明する。
第１図はこの発明が適用されるＰＣと上位コンピュータ
からなるシステムの構成の一部を示す図である。
からなるシステムの構成の一部を示す図である。
このシステムは、上位コンビエータｌと、このコンピュ
ータ１に制御されるＰＣ部２とから構成されている。
ータ１に制御されるＰＣ部２とから構成されている。
ｐｃ部２は、通信回線３を介して上位コンピュータ１と
のデータ交信を担当する上位リンクユニット２１、およ
び実際の制御動作を担当するｐｃ本体２２等から構成さ
れている。
のデータ交信を担当する上位リンクユニット２１、およ
び実際の制御動作を担当するｐｃ本体２２等から構成さ
れている。
第２図は、ＰＣ部２の内部構成を模式的に表したブロッ
ク図である。
ク図である。
通信側となる上位リンクユニット２１は、ＣＰＵ２３、
ローカルメモリ２５等から構成されてぃｐｃ本体２２側
は、ＣＰＵ２４、ユーザ・プログラムメモリ２６、Ｉ１
０メモリ２７等から構成されている。
ローカルメモリ２５等から構成されてぃｐｃ本体２２側
は、ＣＰＵ２４、ユーザ・プログラムメモリ２６、Ｉ１
０メモリ２７等から構成されている。
さらに上位リンクユニット２１とＰＣ本体２２は、相互
にデータ交換をするための共有メモリ２８を共有してい
る。
にデータ交換をするための共有メモリ２８を共有してい
る。
次にこの発明の特徴であるレスポンスの構成について、
図中に表された破線および実線により説明する。
図中に表された破線および実線により説明する。
ユーザ・プログラムメモリ２６には、ユーザが、Ｉ１０
メモリ２７内のエリアを任意に指定し、そのエリアが指
定された特定の状態に変化した場合、その状態をレスポ
ンスとして、上位コンピュータｌへ報告するようしたユ
ーザ・プログラムを書き込んでおく、すると、ＰＣの動
作中にＩ１０メモリ２７内の指定エリアがその指定され
た状態になると、共有メモリ２８のＰＣ動作モードエリ
アに、それをあられした内容のデータ（図中にユーザ・
モードと表示されている）が書込まれる。
メモリ２７内のエリアを任意に指定し、そのエリアが指
定された特定の状態に変化した場合、その状態をレスポ
ンスとして、上位コンピュータｌへ報告するようしたユ
ーザ・プログラムを書き込んでおく、すると、ＰＣの動
作中にＩ１０メモリ２７内の指定エリアがその指定され
た状態になると、共有メモリ２８のＰＣ動作モードエリ
アに、それをあられした内容のデータ（図中にユーザ・
モードと表示されている）が書込まれる。
また一方、ＰＣのシステム・プログラムにおいても、Ｐ
Ｃの動作状態（停止中、モニタ中、運転中、異常発生に
よる停止中等）を処理サイクルごとに監視する処理が予
め設定されている。そのため、ＰＣの動作中に異常が発
生した場合は、その検出結果（図中に実行モードと表示
されている）が、共有メモリ２８のＰＣ動作モードエリ
アに書き込まれる。
Ｃの動作状態（停止中、モニタ中、運転中、異常発生に
よる停止中等）を処理サイクルごとに監視する処理が予
め設定されている。そのため、ＰＣの動作中に異常が発
生した場合は、その検出結果（図中に実行モードと表示
されている）が、共有メモリ２８のＰＣ動作モードエリ
アに書き込まれる。
同時に、上位リンクユニット２１で受信したコマンドの
指示内容に基づいて、ＰＣ本体２２側ではレスポンス・
データが収集され、共有メモリ２８のレスポンス・デー
タエリアに書き込まれる。
指示内容に基づいて、ＰＣ本体２２側ではレスポンス・
データが収集され、共有メモリ２８のレスポンス・デー
タエリアに書き込まれる。
このようにして共有メモリ２８に格納されたデータは、
上位リンクユニット２１側のＣＰＵ２３によす、ローカ
ルメモリ２５内のレスポンスバッファに移されたのち、
所定のタイミングでレスポンスデータとして通信回線３
へ送出される。
上位リンクユニット２１側のＣＰＵ２３によす、ローカ
ルメモリ２５内のレスポンスバッファに移されたのち、
所定のタイミングでレスポンスデータとして通信回線３
へ送出される。
第３図は、上位コンピュータｌと２０部２との間で交信
されるコマンドおよびレスポンスのフォーマントの構成
図である。
されるコマンドおよびレスポンスのフォーマントの構成
図である。
図ａは、コマンドを表し先頭に“ＦＲ”と表示されたヘ
ッダコードが位置している。
ッダコードが位置している。
図すは、レスポンスを表し先頭に”ＰＲ”と表示された
ヘッダコードが位置し、次いでＰＣ動作モードデータ、
そしてレスポンスデータが位置していることを示してい
る。
ヘッダコードが位置し、次いでＰＣ動作モードデータ、
そしてレスポンスデータが位置していることを示してい
る。
第４図は、上位コンピュータ１とＰＣ部２間のコマンド
／レスポンス応答の過程を、従来例と比較して示したも
のである。
／レスポンス応答の過程を、従来例と比較して示したも
のである。
図ａは従来の場合を示し、上位コンピュータＩから、例
えば！１０リード・コマンドが送出されると、２０部２
からは該当するＩ１０データがレスポンスとして上位コ
ンピュータｌへ送られる。
えば！１０リード・コマンドが送出されると、２０部２
からは該当するＩ１０データがレスポンスとして上位コ
ンピュータｌへ送られる。
すると、上位コンピュータｌからは、さらに受信したＩ
１０データが正しいか否かをチエツクするためにステー
タスリード・コマンドが送出されて、２０部２からはＩ
１０データが正しいか否か等を判断するためのステータ
スデータが上位コンピュータｌへ送られて、２往復のコ
マンド／レスポンス応答が必要になる。
１０データが正しいか否かをチエツクするためにステー
タスリード・コマンドが送出されて、２０部２からはＩ
１０データが正しいか否か等を判断するためのステータ
スデータが上位コンピュータｌへ送られて、２往復のコ
マンド／レスポンス応答が必要になる。
図すは、この発明の場合を示し、上位コンピュータｌか
らｌ１０ＩＪ−ド・コマンドが送出されると、２０部２
からは該当するＩ１０データ、およびこのＩ１０データ
が正しいか否かあるいは実行モードの状態を判断するた
めのステータスデータが同一のレスポンスにより上位コ
ンピュータｌへ送られる。すなわちこの発明では、ｌ往
復のコマンド／レスポンス応答によりＩ１０データの読
み込みのための処理を終了することができる。
らｌ１０ＩＪ−ド・コマンドが送出されると、２０部２
からは該当するＩ１０データ、およびこのＩ１０データ
が正しいか否かあるいは実行モードの状態を判断するた
めのステータスデータが同一のレスポンスにより上位コ
ンピュータｌへ送られる。すなわちこの発明では、ｌ往
復のコマンド／レスポンス応答によりＩ１０データの読
み込みのための処理を終了することができる。
この発明は、図示した１１０データのり一ド／ライト処
理をおこなうアプリケーションの実施例のように、ｐｃ
部２の動作状態を別途にモニタする必要がなくなった分
、従来と単純に比較しても半分の処理時間でコマンド／
レスポンス応答が完了し、上位コンピュータｌが統括制
御するシステムの稼働効率を向上させることができる。
理をおこなうアプリケーションの実施例のように、ｐｃ
部２の動作状態を別途にモニタする必要がなくなった分
、従来と単純に比較しても半分の処理時間でコマンド／
レスポンス応答が完了し、上位コンピュータｌが統括制
御するシステムの稼働効率を向上させることができる。
また、実施例ではユーザが任意にレスポンスのステータ
ス項目を指定できるように構成したことにより、上位コ
ンピータｌの制御動作に種々の機能を付加することが可
能になる。
ス項目を指定できるように構成したことにより、上位コ
ンピータｌの制御動作に種々の機能を付加することが可
能になる。
ｍ１図はこの発明が適用されるＰＣと上位コンピュータ
からなるシステムの構成の一部を示す図、第２図はｐｃ
部の内部構成を模式的に表したブロック図、第３図はコ
マンドおよびレスポンスのフォーマントの構成図、第４
図はこの発明と従来例とにおけるコマンド／レスポンス
応答の過程を比較した図である。 ！・・・・・・上位コンピュータ ２・・・・・・ｐｃ部 ３・・・・・・通信回線 ２１・・・・・・上位リンクユニット ２２・・・・・・ｐｃ本体 ２３・・・・・・ＣＰＵ ２４・・・・・・ＣＰＵ ２５・・・・・・ローカルメモリ ２６・・・・・・ユーザ・プログラムメモリ２７・・・
・・・Ｉ１０メモリ ２８・・・・・・共有メモリ 第 図 第２ ！ 第４ 区
からなるシステムの構成の一部を示す図、第２図はｐｃ
部の内部構成を模式的に表したブロック図、第３図はコ
マンドおよびレスポンスのフォーマントの構成図、第４
図はこの発明と従来例とにおけるコマンド／レスポンス
応答の過程を比較した図である。 ！・・・・・・上位コンピュータ ２・・・・・・ｐｃ部 ３・・・・・・通信回線 ２１・・・・・・上位リンクユニット ２２・・・・・・ｐｃ本体 ２３・・・・・・ＣＰＵ ２４・・・・・・ＣＰＵ ２５・・・・・・ローカルメモリ ２６・・・・・・ユーザ・プログラムメモリ２７・・・
・・・Ｉ１０メモリ ２８・・・・・・共有メモリ 第 図 第２ ！ 第４ 区
Claims (1)
- １、通信機能を有し、上位コンピュータとの間でコマン
ド／レスポンス交信をおこなうプログラマブル・コント
ローラにおいて、上位コンピュータからプログラマブル
・コントローラへ送信されたデータリード・コマンドに
対し、該当するリードデータと、このデータの信頼度お
よび実行モード状態等を表すデータとからなるレスポン
スを作成し送出する手段を備えたことを特徴とするプロ
グラマブル・コントローラ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33252488A JPH02176905A (ja) | 1988-12-28 | 1988-12-28 | プログラマブル・コントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33252488A JPH02176905A (ja) | 1988-12-28 | 1988-12-28 | プログラマブル・コントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02176905A true JPH02176905A (ja) | 1990-07-10 |
Family
ID=18255887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33252488A Pending JPH02176905A (ja) | 1988-12-28 | 1988-12-28 | プログラマブル・コントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02176905A (ja) |
-
1988
- 1988-12-28 JP JP33252488A patent/JPH02176905A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960010919B1 (ko) | 데이타 프로세서 | |
| JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
| JPS582761A (ja) | ユニツトのテスト方法 | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| JPH02176905A (ja) | プログラマブル・コントローラ | |
| JP2001051871A (ja) | リモートデバッグ装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH0587850B2 (ja) | ||
| JPH03144705A (ja) | プログラマブルコントローラの動作状態監視装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| KR100213095B1 (ko) | 피엘씨(plc)의 네트워킹 상태 검사방법 | |
| KR0161126B1 (ko) | 컴퓨터시스템에 있어서 시스템버스상의 신호선 상태 검색장치 및 방법 | |
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JP3019336B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPH04229352A (ja) | チャネル装置 | |
| JPH01234902A (ja) | 内部状態監視装置及び不一致検出方法 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPS60142754A (ja) | プログラミング装置 | |
| JPH01232454A (ja) | アドレスバス試験方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH0272443A (ja) | データ処理装置 | |
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS59142649A (ja) | 装置診断試験方式 | |
| KR19990058631A (ko) | 디엠에이 콘트롤러 | |
| JPH08292896A (ja) | エミュレータ |