JPH02176980A - 並列画像表示処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、複数のプロセッサが並列処理により生成し
た複数の画像を、対応する表示装置の表ボー面上に互い
に並列に表示させるための処理方法に関する。

（従来の技術） 複数のプロセッサが表示すべき画像の生成処理をそれぞ
れ並列に実行することにより、画像を高速に生成する並
列処理の方法は、広く利用されている。このような方法
として、次のような３つの方法がある。

第１の方法は、表示すべき画像に含まれている点、線分
などの基本的な表示要素を複数のプロセッサに分けて処
理するオブジェクト分割方法と呼ばれるものである。

第２の方法は、例えば特願昭６２−１４５２５２号に示
されているように、表示すべき画面を複数の部分画面に
分割し、各プロセッサが部分画面内に表示される表示要
素の処理を分担して処理する方法であり、画面分割処理
方法と呼ばわるものである。

第３の方法は、表示される複数の画面のうちの一つを逐
次選択して所定の時間だけ表示すると共に、前記画面の
それぞれについての表示処理を１以上のプロセッサによ
り分担し、現在表示をしていない画面のプロセッサは画
像の生成処理を実行する方法であり、フレーム並列処理
方法と呼ばれるものである。

このような並列処理によると、動画のように異なる画面
を高速に次々表示する場合に、既に作成されている画面
へ表示画面を切換えて行けばよいので、画面分割方法の
ように、表示画面の枠から外れてしまう部分を削除する
クリッピング処理を必要としない点で優ねている。

（発明が解決しようとする課題） しかし、従来のフレーム並列処理方式は、表示画面の切
換処理を特定のプロセッサが集中的に制御しているので
、そのプロセッサの負荷が重くなり、他の処理に好まし
くない影響を与えるという問題があり、これを避けるた
めに切換処理用のプロセッサを別個に設けなければ処理
が複雑になるという問題となり、更に表示画面を制御す
るプロセッサと、画面の生成処理を行なうプロセッサと
の間で画像の生成開始及び終了に関連する情報の授受が
多くなるという問題もあった。

この発明は、以上で述べたように、複数のプロセッサが
並列的に画面の生成表示処理を行なうために特定のプロ
セッサに負荷が集中したり、付加的なプロセッサを必要
とすることなく、効率よく処理を進めることができる並
列画像表示処理方式を提供することを目的とする。

（課題を解決するための手段） この発明の並列画像表示処理方式は、表示される複数の
画面の生成処理を１以上のプロセッサにより並列に分担
するようにしたものであって、表示要素をＭ（１≦Ｍ）
系に分配する第１のプロセッサと、前記第１のプロセッ
サから分配される前記表示要素に基づいて表示画面を生
成するように、前記Ｍ系にそれぞれ設けられたＮ（１≦
Ｎ）段直列接続の第２のプロセッサと、前記第２のプロ
セッサから受け取る表示画面を画素に展開するように、
前記Ｍ系にそれぞれ設けられた第３のプロセッサとを備
え、画像の表示を許可するメツセージを前記Ｍ系の各第
３のプロセッサに順次与えるように転送させ、前記メツ
セージを受け取った第３のプロセッサは、前記第２のプ
ロセッサにより生成された画像を表示装置上に表示させ
るようにしたものである。

（作用） この発明の並列画像表示処理方式は、前記のように、画
像の生成がＭ系のそれぞれにおいて分散して実行され、
生成された画像をトークンの授受によって順次表示させ
るように構成されているので、特定のプロセッサに負荷
を集中させたり、かつプロセッサ間で画像の生成開始及
び終結に関連する情報を頻繁に授受する必要もなくなり
、また各系毎に画像の生成開始及び終結を制御すること
ができるので、処理を効率よく進行させる。

（実施例） 実施例について図面を参照して説明する。第１図は、こ
の発明の一実施例を示すブロック図である。第１図にお
いて、ＣＰはプロセッサであり、表示要素を第１段目の
プロセッサｐＨ，ＰＩ２、・・・ＰＩＭ（１≦ｉ≦Ｍ）
に分配する。

プロセッサｐＨはプロセッサＰＩ２、・・・、ＰＩ　Ｎ
（１≦ｊ≦Ｎ）と直列接続されて第１系を形成し、プロ
セッサＰ２１はプロセッサＰ２□、・・・、Ｐ２Ｎと直
列接続されて第２系を形成し、プロセッサＰ２、はプロ
セッサＰＭ２、・・・、ＰＭＮと直列接続されて第Ｎ系
を形成する。即ち、プロセッサＰＩ　Ｉ　ｓ　Ｐ＋　２
、・・・ＰＩ　Ｎ　；　Ｐ２１　、’　２□、・・・、
Ｐ　２　Ｎ　＋・・・：ＰＭＩ、・・・、ＰＭＮは、パ
イブライン処理を実行するＭ系ｘＮ段のアレーをなし、
それぞれ第１画面〜第Ｍ画面を生成する。

Ｎ＝３とした場合に、各県における第１段目のプロセッ
サ’１１．’２１、・・・、ＰＭＩは表示要素の平行移
動、回転、スケーリング（拡大又は縮小）のようなモデ
リング座標変換を行ない、第２段目のプロセッサＰ１２
、Ｐ２２、・・・、ＰＮ２は表示要素を２次元表示面に
投影するための変換、例えば平行投影、透視投影のよう
な視野座標変換を行ない、第３番目のプロセッサＰ１３
、Ｐ２３、・・・、ＰＮ２　　（図示なし）は表示画面
の大きさに合せるために表示位置を決定するためのデバ
イス座標変換を行なう。

ＰＰ１、・・・、ＰＰＭはプロセッサであり、画像生成
のだめに計算された表示要素を画素、例えば画面の横方
向に１０００画素、また縦方向に１０００画素に展開し
、画面に対応したそれぞれの画像メモリＩＭ、、ＩＭ２
、・・・、ＩＭＭに書き込む処理を実行する。

ＤＩＳＰは表示装置であり、メモリＩＭ、、ＩＭ２．・
・・ＩＭ、から読み出した１画面分の画素によりそれぞ
れ表示画面を構成する。

以下は、表示画面の生成及び切換手順のアルゴリズムで
ある。

（ａ）第１系のプロセッサｐＨ、・・・、ＰＩＮは第１
画面を作成し、第２系のプロセッサＰ２１、・−・、Ｐ
２Ｎは第２画面を作成し、第Ｍ系のプロセッサＰＭＩ、
・・・Ｐ工は第Ｍ画面を順次作成する。表示要素間には
、画像の区切りを示すデータ５ＹＮＣを挿入する。

（ｂ）表示装置ＤＩＳＰは、第１系列の第１画面、第２
系列の第２画面、・・・、第Ｍ系列の第Ｍ画面、第１系
列の第１画面、・・・のサイクルにより順次表示する。

（Ｃ）第Ｎ段のプロセッサＰＩＮ、・・・、Ｐ工はそれ
ぞれのタイマーにより定められた時間（例えば、３０回
／秒／画像のときは、３３．３ｍ５）に従って表示画面
の切換えを行なう。

（ｄ）第１画面（１≦ｉ≦Ｍ）画面の表示を担当するプ
ロセッサは、 （ｉ）第１画面に画像を書き込むまでは、第１画面を表
示しない。

（ｉｉ）第１画面への画面の書き込みが終了しても、表
示許可を示すメツセージであるトークン（以下で詳細に
説明する）を受け取るまでは、第１画面を表示しない。

即ち、第１画面はトークンを受け取ってから表示される
。

（ｉｉｉ）第１画面を表示している間は、第１画面に画
像を書き込まない。

（ｉｖ）第１画面を表示したときに、第ｉ−１画面（ｉ
＝１のときは第Ｍ画面）への書き込みを可能にする。こ
のために、「画面生成を許可するメツセージ」を第ｉ−
１系のプロセッサに送出する。

即ち、第ｉ＋１画面（ｉ＝Ｍのときは第１画面）を表示
したときに、第ｉ＋１系のプロセッサから前の第ｉ系の
プロセッサに「画面の生成を許可するメツセージ」を送
出することにより、第ｉ系のプロセッサは第１画面への
書き込みが可能となる。

（Ｖ）　　トークンは、第１系のプロセッサＰＩＮによ
り処理の開始時に１つ生成され、以後、プロセッサＰＩ
Ｎ　ｓ　Ｐ２Ｎ　、・・・・、ＰＭＮ　％　ＰＩＮ・・
・・のように予め定めた時間で周期的に転送される。ト
ークンは、パケット形式により転送され、第１画面から
予め定めた時間後に、次の第ｉ＋１画面（ｉ＝Ｍのとき
は、第１画面に戻る）を担当するプロセッサに送出され
る。この場合のパケットは、ヘッダ部と、データ部とか
らなる。更に、ヘッダ部は、パケットの長さや、どのよ
うな形のパケットかを示すパケット種別と、送信先アド
レスと、発信元アドレスと、メツセージの内容を表わす
メツセージ種別とのタイム・スロットから構成される。

トークンは、このメツセージ種別に挿入されて送出され
る。

（ｖｉ）プロセッサＣＰは、表示要素を第１段目のプロ
セッサＰＩＩ％Ｐ２１、・・・、ＰＭＩに分配すると共
に、画面間を識別可能にするために、表示要素の区切り
位置でデータ５ＹＮＣを送出する。

第２図は第１図に示す並列画像表示方式による並列画像
表示処理のステップを示すフローチャートである。以下
、第２図に示す第１系における処理のフローチャートに
従って、この発明の詳細な説明する。

ステップＳＴＩでは第１系のノードか否かを調べる。イ
エスのときは、ステップＳＴ２に進み、ノーのときはス
テップＳＴ３に進む。ここで、イエスとなるのは、処理
を開始したときのみである。

ステップＳＴ２では、第１画面の表示を指示する。

ステップＳＴ３では、プロセッサＣＰからの表示要素に
より画像の生成を開始する。

ステップＳＴ４では、データ５ＹＮ（：が検出されるか
否かを調べる。ノーのときはステップ３に戻る。

イエスのときは、ステップ５に進み、画像の生成を終結
させ、生成した画像をプロセッサＰＰ１により画像メモ
リ■ＭＩに書き込む。

ステップＳＴ６では、表示を許可するメツセージである
トークンが検出、即ち受信するのを待機する。トークン
が検出されると、ステップＳＴ７に行き、第１画面の表
示を指示する。即ち、表示装置ＤＩＳＰは指示された画
面を表示する。

ステップＳＴ８では、プロセッサＰＰ、にある図示して
いないタイマーをセットする。

ステップＳＴ９では前のｉ−１系のプロセッサＰＬ−Ｉ
　Ｎに対して画像の生成開始を指示する。

ステップ５ＴＩＯではタイマーが終了となるのを待機す
る。タイマーが終了となると、ステップ５ＴＩＩにより
、トークンを次のｉ◆１系のプロセッサＰＬ＋ＩＮに転
送する。

ステップ５Ｔ１２では、次のｉｌｌ　系のプロセッサＰ
１＋Ｉ　ｘから画像生成を開始する指示が来るのを待機
する。イエスとなると、ステップ３に戻り、次のサイク
ル処理が始まる。

このような処理を繰り返すことによって、各県で生成さ
れた画像を次々と表示する。

（発明の効果） この発明は、以上詳細に説明したように、直列に接続さ
れた複数のプロセッサからなる系を複数備え、それぞれ
の系において表示すべき画像について処理を分散して並
列に行ない、これらの処理結果をトークンに従って順次
表示するように構成したので、特定のプロセッサに負荷
を集中させたり、プロセッサ間で画面の生成開始及び終
了についての情報を頻繁に授受する必要もなくなるので
、効率よく処理を進めることができる。

【図面の簡単な説明】

第１図はこの発明による並列画像表示処理方式の一実施
例を示すブロック図、第２図は第１図に示す画像表示処
理方式の処理のフローチャートである。 ｃ　ｐ−・・プロセッサ、 Ｄ　Ｉ　Ｓ　Ｐ−・表示装置、 １Ｍ、％ＩＭ２、・・・、ＩＭ、−画像メモリ。 ’　Ｉ　Ｉ　ｂ　Ｐ　Ｉ　２、・・・、ＰＭＮ−プロセ
ッサ、ＰＰ１、・・・、ｐｐ、−プロセッサ。

Claims (4)

【特許請求の範囲】
1. （１）表示される複数の画面の生成処理を１以上のプロ
   セッサにより並列に分担するようにした並列画像表示処
   理方式において、 表示要素をＭ（１≦Ｍ）系に分配する第１のプロセッサ
   と、 前記第１のプロセッサから分配される前記表示要素に基
   づいて表示画面を生成するように、前記Ｍ系にそれぞれ
   設けられたＮ（１≦Ｎ）段直列接続の第２のプロセッサ
   と、 前記第２のプロセッサから受け取る表示画面を画素に展
   開するように、前記Ｍ系にそれぞれ設けられた第３のプ
   ロセッサとを備え、 画像の表示を許可するメッセージを前記Ｍ系の各第３の
   プロセッサに順次与えるように転送させ、前記メッセー
   ジを受け取った第３のプロセッサは、前記第２のプロセ
   ッサにより生成された画像を表示装置上に表示させるよ
   うにしたことを特徴とする並列画像表示処理方式。
2. （２）第２のプロセッサは、画像間の区切りを表示する
   データと、表示を許可するメッセージとの受信に応答し
   て、表示画面の切換えを行うことを特徴とする請求項１
   に記載の並列画像表示処理方式。
3. （３）第２のプロセッサは、表示を許可するメッセージ
   の受信に応答して、前記メッセージを受け取ったときか
   ら所定の時間後に次の系に転送することを特徴とする請
   求項１に記載の並列画像表示処理方式。
4. （４）第２のプロセッサは、前記メッセージの受信に応
   答して、その系より前の系に画像の生成を許可するメッ
   セージを転送することを特徴とする請求項１に記載の並
   列画像表示処理方式。