JPH02177323A - 不純物導入方法 - Google Patents

不純物導入方法

Info

Publication number
JPH02177323A
JPH02177323A JP63332884A JP33288488A JPH02177323A JP H02177323 A JPH02177323 A JP H02177323A JP 63332884 A JP63332884 A JP 63332884A JP 33288488 A JP33288488 A JP 33288488A JP H02177323 A JPH02177323 A JP H02177323A
Authority
JP
Japan
Prior art keywords
substrate
film
amorphous silicon
impurity introduction
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63332884A
Other languages
English (en)
Other versions
JP2589792B2 (ja
Inventor
Ichiro Nakayama
一郎 中山
Yukio Nishikawa
幸男 西川
Hiroshi Tsutsu
博司 筒
Tetsuya Kawamura
哲也 川村
Riyuuzou Houchin
隆三 宝珍
Bunji Mizuno
文二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63332884A priority Critical patent/JP2589792B2/ja
Priority to KR1019890019669A priority patent/KR930001267B1/ko
Publication of JPH02177323A publication Critical patent/JPH02177323A/ja
Application granted granted Critical
Publication of JP2589792B2 publication Critical patent/JP2589792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスター等の製造に用いられる不純
物導入方法に関するものである。
従来の技術 従来の半導体素子の製造プロセス、特に液晶テレビなど
の非晶質シリコン層、ガラス材料を含む基板に対する不
純物層の形成方法は一般に、３００℃程度に基板を加熱
し、プラズマＣＶＤ法を用いて不純物（たとえばＰ＋Ａ
ｓ）の入った非晶質シリコンを形成する方法が主流でめ
った。
発明が解決しようとする課題 しかしながら非晶質のシリコンは熱に対する５ｉ−Ｈの
結合状態が非常に敏感であυ、たとえば５００℃で非晶
質シリコンを堆積させると膜内にダングリングボンドを
多く発生し、デバイス特性が悪くなる、逆に低温たとえ
ば２００ｔ〜２６０℃等で非晶質Ｓｔ上にオーミックコ
ンタクトをとるためにＰ入りの非晶質シリコン（以下ｎ
　Ｓｔと記す）を堆積させたとしても十分に活性化して
いないので、これもデバイス特性が期待できない。
またゲート部分でトランジスターを作る場合ｎ”Ｓ　ｉ
を一部分加工する必要がある。そこで、本発明は良好な
デバイス特性が期待できる不純物導入方法を提供するも
のである。
課題を解決するための手段 上記目的を達成するため本発明の不純物導入方法は、ゲ
ート配線等をガラス上に形成しである基板上の最上層に
非晶質シリコンを堆積させ、ゲート配線上に所望のレジ
ストマスクを形成し、低温で不純物を非晶質シリコンに
導入し、レーザーでその不純物を活性化させることを特
徴とする。
作　　　用 本発明は上記した方法を用いることにより、−層の非晶
′ｆ！ｔＳｔ　内で不純物りの形成が選択的に行える、
また活性化についてもレーザーの波長を選択することで
非晶質Ｓｉ表面付近にのみ高濃度の活性化不純物層を形
成することが出来るため、プロセス的に非常に簡素化さ
れかつデバイスの特性効率のよいものが作製出来る。
実施例 以下本発明の一実施例の不純物導入方法について図面を
参照しながら説明する。
まずガラス１（パイレックス・コーニング社製）上にＣ
τ電極２を形成する（第１図ａ）。次に、平行平板の装
置を用いて減圧下でプラズマ窒化膜３を３００ｏ人堆積
させた（同図ｂ）。そして、その時の条件はＳ　ｉ　Ｈ
４＝１０　ｓｃａｍ　、　ＮＨ３＝１０ｓ　ｃ　ｃｍ　
、　Ｎ２＝４０　ｓ　ｃ　ａｍで、圧力＝０．３Ｔｏｒ
ｒ。
ＲＦバ’７−　＝＝　２００Ｗ（１３，５６ＭＨｚ　）
、基板温度は３００℃である。次に、窒化膜３上に非晶
質のシリコ／４を１０００人椎禎させｆ′ｃ（同図Ｃ）
。なお、堆積条件はＳ　１Ｈ４＝５　ｓ　ｃ　ｃｍ　、
　Ｈ２＝４０１１ｃ　ｃｍ。
圧力＝＝０．５Ｔｏｒｒ、ＲＦパワー　＝　２０　ｏＷ
　（１３，５６ＭＨｚ）、基板温度は２６０℃である。
史に、ポジレジスト５　（ＯＦＰＲ−８００東京応化製
）をバターニングし、それをマスクとして非晶質シリコ
ン４にＡｓのドーピングを行った（同図ｄ）。ドーピン
グの条件は平行平板の装置を用いてＡｌｌＨ４：Ｈｅ＝
１−６０のもの４０ｇｃｃｍ、圧力＝３ｎＴｏｒｒ　、
ＲＦパ’７−＝２５０Ｗ（１３，５６Ｍｆ（ｚ）。
基板温度は２０℃とした。ポジレジストを除去した後Ｋ
ｒＦ　　エキシマレーザ−（波長２４８ｎｍ）を基板全
面に１．ＯＪ／ｄのパワーで照射し、Ａｓを活性化させ
た（同図ｅ）。
第２図に上記プロセス後のアレイのトランジスター特性
を示す。同図の曲線ａに示すように問題の無いトランジ
スター特性を得ることが出来た。
なお、曲線すはレーザーを照射しない時のトランジスタ
ー特性であり、電流がほとんど流れない結果となった。
更に曲線ｃ　ｉｄ　Ｙ　Ａ　Ｇレーザー（波長１０１０
６４ｎを使用した時のトランジスター特性である。結果
はゲート電圧の変化で電流の変化は多少見られたが、大
きな差は見られなかった。
これはＫｒＦ　　レーザーとＹＡＧレーザーの波長のち
がいによる非晶質シリコン直下の層までの光の深とうを
意味するものであシ、レーザーの波長は遠紫外線領域が
今回の結果よいことがわかった。
なお今回の実施例で不純物はＡｓ　としたがＰを使用し
ても同様の結果が得られた。またレーザーの波長は２４
９　ａｍとしたがＸ　ｅ　Ｃｌエキシマレーザ−（波長
３０８ｎｍ）でも同様の結果を得た。
発明の効果 以上のように本発明は、ガラスを含む基板の最上層に非
晶質シリコンを堆積し、所望マスク形成後、プラズマに
よる不純物導入、レーザーによる活性化の方法をとるこ
とで、良好な薄膜トランジスターを作製することが出来
た。
【図面の簡単な説明】
第１図は本発明の一実施例における不純物導入方法を示
す工程図、第２図は薄膜トランジスターの特性図である
。 １・・・・・・ガラス、２・・・・・・ゲート、３・・
・・・・５ｉＮｆｐ、４・・・・・・非晶質シリコン膜
、５・・・・・・フォトレジスト。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名１−
・−力“°ラス ｙ−・−７７ＬＬジスＬ 第 図 デート定２工閉

Claims (2)

    【特許請求の範囲】
  1. （１）基板上に減圧状態で非晶質のシリコン膜を基板最
    上層に堆積させる工程と、前記非晶質のシリコン膜上に
    フォトレジストを用いて所望のマスクパターンを形成す
    る工程と、前記マスクパターンを形成した後の基板をヒ
    素またはリンを含む気体のグロー放電にさらす工程と、
    前記グロー放電にさらした後基板の表面にレーザーを照
    射する工程とを有する不純物導入方法。
  2. （２）基板の最下層が透明ガラスである請求項１記載の
    不純物導入方法。
JP63332884A 1988-12-27 1988-12-27 不純物導入方法 Expired - Fee Related JP2589792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63332884A JP2589792B2 (ja) 1988-12-27 1988-12-27 不純物導入方法
KR1019890019669A KR930001267B1 (ko) 1988-12-27 1989-12-27 불순물 도핑방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63332884A JP2589792B2 (ja) 1988-12-27 1988-12-27 不純物導入方法

Publications (2)

Publication Number Publication Date
JPH02177323A true JPH02177323A (ja) 1990-07-10
JP2589792B2 JP2589792B2 (ja) 1997-03-12

Family

ID=18259875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332884A Expired - Fee Related JP2589792B2 (ja) 1988-12-27 1988-12-27 不純物導入方法

Country Status (2)

Country Link
JP (1) JP2589792B2 (ja)
KR (1) KR930001267B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394559C (zh) * 2002-11-13 2008-06-11 信越化学工业株式会社 多孔膜形成用组合物、多孔膜及其制造方法、层间绝缘膜和半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202726A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS62179160A (ja) * 1986-01-31 1987-08-06 Nec Corp Ｍｉｓ型半導体装置の製造方法
JPS62205664A (ja) * 1986-03-06 1987-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6356963A (ja) * 1986-08-28 1988-03-11 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202726A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS62179160A (ja) * 1986-01-31 1987-08-06 Nec Corp Ｍｉｓ型半導体装置の製造方法
JPS62205664A (ja) * 1986-03-06 1987-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6356963A (ja) * 1986-08-28 1988-03-11 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394559C (zh) * 2002-11-13 2008-06-11 信越化学工业株式会社 多孔膜形成用组合物、多孔膜及其制造方法、层间绝缘膜和半导体装置

Also Published As

Publication number Publication date
KR900010926A (ko) 1990-07-11
JP2589792B2 (ja) 1997-03-12
KR930001267B1 (ko) 1993-02-22

Similar Documents

Publication Publication Date Title
TWI294648B (en) Method for manufacturing polysilicon film
JP3478012B2 (ja) 薄膜半導体装置の製造方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
KR100470274B1 (ko) 덮개층을 이용한 비정질 물질의 상 변화 방법
JPH05343685A (ja) シリコン薄膜トランジスタの製造方法
JPH1050607A (ja) 半導体装置の製造方法
JP4589295B2 (ja) 薄膜トランジスタ及びその製造方法
JPH02177323A (ja) 不純物導入方法
JPH0917729A (ja) 半導体装置の製造方法
CN101409230A (zh) 多晶硅层的制作方法
JP3209600B2 (ja) 薄膜トランジスタの製造方法
JPH04133029A (ja) 半導体装置の作製方法
US6294482B1 (en) Method of forming an insulating layer pattern in a liquid crystal display
JP2002083768A5 (ja) 単結晶薄膜の製造方法
JP2005005381A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPS5994829A (ja) 半導体装置の製造方法
JP2999863B2 (ja) 半導体装置の製造方法
JPH04130735A (ja) 薄膜トランジスタの製造方法
JPH04186735A (ja) 半導体装置の製造方法
JPH0682683B2 (ja) 薄膜トランジスタの製造方法
JPH06216044A (ja) 半導体薄膜の製造方法
JPH02224339A (ja) 薄膜トランジスタの作製方法
JPH0675190B2 (ja) アモルファス／単結晶構造を有するモノリシックチャンネルマスク
JPH0388322A (ja) 熱処理方法
JP3019533B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees