JPH02178756A - マルチプロセッサ作業スケジュールシステム - Google Patents

マルチプロセッサ作業スケジュールシステム

Info

Publication number
JPH02178756A
JPH02178756A JP1282056A JP28205689A JPH02178756A JP H02178756 A JPH02178756 A JP H02178756A JP 1282056 A JP1282056 A JP 1282056A JP 28205689 A JP28205689 A JP 28205689A JP H02178756 A JPH02178756 A JP H02178756A
Authority
JP
Japan
Prior art keywords
work
signal
priority
task
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1282056A
Other languages
English (en)
Inventor
Carole Dulong
キャロル・デュロング
Jean-Yves Leclerc
ジーン‐イブス・ルクレルク
Patrick Scaglia
パトリック・スキャグリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evans and Sutherland Computer Corp
Original Assignee
Evans and Sutherland Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evans and Sutherland Computer Corp filed Critical Evans and Sutherland Computer Corp
Publication of JPH02178756A publication Critical patent/JPH02178756A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マルチプロセッサの作業スケジュールシス
テムに関するものである。
［従来の技術］ 最近では多くの努力がマルチプロセッサに向けられてい
る。その様なシステムでは並列に別々の作業（タスク）
を処理するために独立に動作することのできる複数のプ
ロセッサまたは機能ユニットを備えている。通常作業は
特定の仕事（ジョブ）に関係している。
典型的にマルチプロセッサは複数の計算装置と、メモリ
と、制御手段と、少なくとも一つの入力出力プロセッサ
とを具備している。仕事の作業は開始され、処理されて
、時には一つの計算装置から他の計算装置へ移動する。
そのような動作の過程で作業は同期されなければならず
、作業は入力出力プロセッサを通って供給された別の作
業からのデータまたは外部からのデータを必要とする。
そのような状況では、タイミング、信号の誘導、ならび
に中断の決定に問題がある。意味のある計算を処理する
ために作業がいくつかの信号を必要とする場合には状況
は複雑になる。作業間の公平な優先度の適用はさらに動
作を複雑にする。
一般に、コンピュータにおいては、作業は優先度のスキ
ムにしたがって計画され、実行される。
マルチプロセッサのそのような動作に関連してプロセッ
サからプロセッサへ作業が往復するとき問題が生じる。
すなわち、まず作業の位置付けの問題がある。したがっ
てマルチプロセッサ中の個々の作業に関するような伝統
的な同期動作は複雑で、時間がかかる傾向があり、妥当
なものではない。
［発明の解決すべき課題〕 マルチプロセッサでは、個々の作業の優先度の記録を維
持するために中断集中装置を設けることが以前に提案さ
れた。しかしながら時間経済性を改善したシステムの必
要性は存在している。特にこの発明は中断を観察しなけ
ればならず、また個々の信号を待っている作業に関連す
る中断のためのタイミングを決定する特定の作業を識別
し、その位置を定めるシステムの必要性を認識したもの
である。したがって効率的で時間経済性のすぐれた作業
スケジュールがこの発明のシステムによって得られる。
［課題解決のための手段］ この発明のシステムは、一般的に個々の作業が開始され
実行されるマルチプロセッサに関連している。このシス
テムは、各作業の優先度、作業の現在の位置、および信
号により指示された必要なデータに関係する作業の状態
を容易に決定するために作業状態ワード（ＴＳＷ）を使
用する。作業状態ワードのためのメモリが設けられ、そ
れは個々の作業を計画し、同期するために物理的メモリ
管理装置および中断管理装置と共同して機能するように
命令によりアドレス可能である。
システムの構成において、作業が開始されるとき各作業
に作業状態ワードを割当てる構成が設けられる。アドレ
ス可能なメモリは作業のアクチビティに関連して利用さ
れ、現在維持される作業状態ワードを含んでいる。した
がって作業は既知の作業位置、信号の意義、優先度、お
よび中断に関係する信号の状態に基づいて効果的に同期
され、：Ａ整される。
［実施例］ 以下この発明の詳細な実施例を説明するが、各種の計算
装置、動作フォーマット、および物理的装置がこの発明
にしたがって構成されることができ、広範な形態で具体
化され、そのあるものは開示された実施例とまったく異
なることもあり得る。
したがって、ここに開示された特定の構造および機能の
詳細な部分は単なる例示であってこの発明を限定するも
のではないが、最良の実施形態を示し、この発明の基礎
を与えるものである。
第１図を参照すると、マルチプロセッサはある種の基本
的な既知の素子の形態で一般的に示されている。特にマ
ルチプロセッサは個々のプロセッサまたは計算装置ＣＵ
Ｏ乃至ＣＵ　１５（下部）、入力出力プロセッサＩＯＰ
　（中段左）、メモリＭＥ（上部）、中央制御システム
ＣＳ（右）、および一般的に表されたクロスバ−ＣＲを
含む接続素子によって示されている。この発明のシステ
ムはマルチプロセッサのフレームワークに適用可能であ
る。
基本的にマルチプロセッサは文献に記載されており従来
技術において知られている（ＩｌａｒｏｌｄＳ、５ｔｏ
ｎｅ、著、　Ｉｌｌｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ　　
Ｃｏｍｐｕｔｅｒ＾ｒｃｂｔｅｃｔｕｒｅ、Ａｄｄｉｓ
ｏｎＬＷｅｓｌｅｙ社、２７８頁）。このようなシステ
ムの動作において、作業は仕事を完成するために並列に
処理されるために定められ、割当てられる。
第１図のシステムにおいて、作業はプロセッサ、例えば
計算装置ｃＵＯ乃至ＣＵ１５の一つによって実行される
ことのできる計算のユニットとして定められる。実行に
おいて各作業はある個数の一般目的のレジスタ、プログ
ラムカウンタ、この技術で知られている使用される条件
符号ビット等に命令し、一方作業は物理的には計算装置
中で実行される。不活性にされたとき、作業の全てのデ
ータは作業が次ぎに付勢されたとき使用されるためにメ
モリＭＥ中にコピーされる。付随的に、作業がメモリ中
で不活性であれば、アドレス、例えば実際の空間の実際
のアドレスによってアクセスされる。作業のアドレスは
システム中で特有であり、作業は共用されたメモリによ
って他の実際空間からアクセス可能であっても、一つの
実際空間のみに属することができる。
もしも作業のためのデータが利用できるようになれば、
信号が入力出力プロセッサＩＯＰまたは計算装置ＣＵＯ
乃至ＣＵ１５の−っから与えられる。
もしも作業が計算装置ＣＵＯ乃至ＣＵ１５の一つの中の
ものであれば、信号はソフトウェアを介在することなく
クロスバ−ＣＲを通って直接合まれているから計算装置
に送られてもよい。その代わりに、もしも作業がメモリ
ＭＥ中で不活性であれば、作業の優先度に関する決定が
行われ、その範囲間で信号で示されたデータは処理のた
めの作業の必要を満たす。適当な条件下で計算装置中の
低い優先度の作業は中断され、受信した信号の作業にょ
って置換されることができる。
第１図に示されたようなこの発明のマルチプロセッサは
作業状態ワード（ＴＳＷ）を処理するためにメモリＭＥ
中に物理的メモリ管理装置Ｐ　ＦｖＩ　Ｍを有している
。このメモリ管理装置ＰＭＭは以下詳細に説明するよう
に作業を同期させるために作業状態ワードを利用する制
御システムＣ８と共に機能する。特に内部および外部事
象の画者に関する同期、すなわち計算装置間および入力
出力プロセッサを含む同期について詳細に説明されてい
る。
作業の同期は個々の作業を含む特定の計算装置と独立し
ていることに注意されたい。したがってシステムは作業
の適宜の同期によってマルチプロセッサ動作を強化する
のに有効である。
一般的に第１図のシステムに関して、説明を簡ｌｉｔに
するためにメモリＭＥと中央制御システムＣ８は一体の
構造として示されている。その代わりにそれらは複数個
の別個の装置の形態で構成されてもよい。しかしながら
、両構造の基本的形態は第１図に示されたシステムで要
求されるように機能する従来の技術でよく知られている
ものである。
マルチプロセッサの一般的動作において、作業は中央制
御システムＣ８により開始され、計算装置ｃＵＯ乃至Ｃ
ｕ２Ｓ中て実行するようにスケジュールが定められる。
作業は計算装置ＣＵと固定した関係にはなく、一つの計
算装置から他のものへ移動でき、或いはメモリＭＥ中に
待機のために戻されることができる。そのような動作は
前記の文献中に関係する物理的構造と共に記載されてい
る。
上記のように多重の作業を処理する過程において、個々
の作業はスケジュール化され、同期されなければならず
、適応信号は入力出力プロセッサ１０Ｐと共に計算装置
ＣＵＯ乃至００１５間で交換される。一般にこの発明の
システムはその機能の経済的で効率のよい遂行を意図す
るものである。
要約すると、このシステムは同期作業に有効である。す
なわち、上述のようにマルチプロセッサにおいて複数の
計算装置は同期を必要とする相互に関係する作業を処理
する。一つの大きな仕事はいくつかの作業に分割しても
よい。例えば４つの丸々の作業が定められることができ
る。４つの作業は独立して処理するために並列に動作す
る４個の計算装置に割当てられてもよい。特別の状態で
は、計算装置は大きなアレイを構成する仕事の個々の作
業を与えられる可能性もある。計算が進むにつれて動作
の同期が重要である。
同期の問題をさらに複雑にする計算装置の最初の割当て
からの変位があり得る。そのため個々の作業間の同期が
作業状態ワードの制御下で行われる。したがって信号は
調整され、計算装置間で伝送され、同期が達成される。
それに関連して各作業に割当てられた作業状態ワードは
内部および外部作業の同期の基礎としてハードウェアメ
カニズムを制御するために使用される。全ての作業の同
期は一つの作業によって発生され、他の作業に送られた
信号、または外部入力出力プロセッサにより送られた信
号により行われる。信号はまた当業者に明らかなような
りロックの形態を取ってもよい。
中央制御システムＣ８による各作業の開始により、作業
状態ワードが中央制御システムＣ８中で生成され、物理
的メモリ管理装置ＰＭＭ中の制御レジスタ１６に利用さ
れるメモリＭＥのアドレス可能な部分１４中に蓄積され
る。作業状態ワードは各作業の現在の状態、例えばその
優先度、その位置、および信号の同期に関する状態を反
映するように維持される。
例えば入力出力プロセッサＩＯＰは作業“２５“のため
のデータを有している。事象を示すために入力出力プロ
セッサＩＯＰは、作業状態ワード“２５°、例えばＴＳ
Ｗ２５に対するアドレスによりメモリ管理装置ＰＭＭに
信号を与える。その結果メモリ管理装置ＰＭＭは作業状
態ワードアドレス、例えばＴＳＷ２５によりメモリ部分
１４をアドレスする。それは作業状態ワード“２５“を
レジスタ１６に転送する。レジスタ１ＢからＴＳＷは作
業“２５“と利用できるデータを関連させる制御機能を
開始する。レジスタＩ６の内容は図に拡大された区域ｆ
８ａによって示され、そこには登録されたＴＳＷの個々
のフィールドが示されている。
μ大された区域１［ｉａは作業状態ワードの内容および
フォーマットを示している。拡大された区域１［ｉａの
第１のフィールド１ｇ（左端）は作業の優先度を示す。
システムの動作の一例において、優先度フィールドは緊
急度の８つのレベルを表す３ビツトからなり、例えば優
先度０乃至７で、０は最も緊急性が高い。この実施例で
は実際には優先度０は特別の状態のために留保されてい
る。優先度７は定常の（ルーチン）作業である。
作業状態ワード（拡大された区域ｌｅａ　）の次のフィ
ールド２０は単に作業が計算装置中に現在あるか否かを
示している。２進の可能性、すなわち１で示されるよう
に計算装置ＣＵ中に作業があるのか、メモリＭＥ中にあ
る（０）のかに対して１ビツトが割当てられている。フ
ィールド２０は作業状態ワード中の他のフィールドと共
に物理的メモリ管理装置ＰＭＭにより現在を維持する。
フィールド２１は、それがもしも計算装置中あるならば
その作業を含む計算装置ＣＵを特定する。
例として４ビツトが１６個の計算装置ＣＵＯ乃至ＣＵ１
５の指定を行う。また複数のビットが交差プロセッサ、
例えば交差プロセッサ中の計算装置を指定するために使
用されることもできる。
フィールド２２は、中断を正当とする信号を表す“マス
ク”として指定される。信号マスクフィールド２２は８
ビツトを含み、それは行われるべき作業、すなわち中断
を促すために必要な８個の可能な予期される信号のそれ
ぞれに対して一つづつである。もしもこれらの信号のい
ずれかがメモリＭＥ中に待機している作業に対して受信
されるならば、作業の優先度考察は計算装置ＣＵ中へ作
業を移す中断を実行する。
最後に、フィールド２４は不活性の作業のための受信信
号の計算を保持する。再びこの発明の１実施例に関連し
て、８個の信号が識別されたフィールド中に含まれてい
る。したがってフィールド２４は受信信号の在庫を登録
する。
フィールド２４は８個の信号（第１図）に適合するので
、３または４個の信号は入力出力動作のために指定され
ることができ、−３または４個の別の信号は計算装置間
の作業同期のために指定されることができる。したがっ
てこのシステムは外部事象（入力出力プロセッサＩＯＰ
を通る）および内部事象（個々の計算装置間）を含む作
業同期に適合する。
上記のように、このシステムは中断を伴って、および中
断なしに信号転送に適合する。それに関して計算装置中
のＴＳＷに対する信号の中継は比較的簡単であるが、不
活性な目標とする作業（メモリ中）は複雑性、特別性、
受信した信号の意義および作業優先度を含む。
第２図は計算装置中の一つの作業から計算装置中の池の
作業への同期信号の転送を示している。
特に計算装置ＣＵＩ中から出た同期信号はクロスバ−Ｃ
Ｒを通ってメモリＭＥに送られる。図示のようにその信
号は作業状態ワードＴＳＷＩをアドレスする。作業状態
ワードＴＳＷＩは、目標とする作業Ｔｌが計算装置Ｃｕ
２中にあることを示す。
したがって物理的管理装置ＰＭＭは信号をクロスバ−Ｃ
Ｒを通って計算装置ＣＵ２に伝送する。したがって計算
装置ＣＵ２は、計算装置ＣＵＩがその作業を完了し、し
たがって２０または３０サイクル中に２個の計算装置は
作業状態ワードによって促進された通信に基づいて同期
されることを通報する。上記のように同様の過程は信号
がプロセッサ１０Ｐのような入力出力プロセッサから出
たときにも行われる。
第３図は別の状態、特に目標とする作業が信号を受信し
たとき計算装置中にない状態を示している。図示のよう
に信号は作業ＴＩを目標として計算装置ＣＵＩ中で発生
する。計算装置ＣＵＩは優先度“Ｂ”で動作しており、
作業Ｔ１は優先度“３”を有し、計算装置ＣＵ２は優先
度“７″で動作していることに注意しなければならない
。
計算装置ＣＵＩからメモリＭＥに供給されたデータは作
業Ｔｌの作業状態ワードのための信号およびアドレスＴ
ＳＷＩを含んでいる。したがって作業状態ワードＴＳＷ
Ｉは優先度３を示して取り出される。計算装置ＣＵＩか
らの信号がマスク２２（ｍ１図）によって示されるよう
に中断を正当とするものと仮定すると、物理的メモリ管
理装置ＰＭＭは優先度３の高レベル作業Ｔ１をリンク３
Ｇに送る。その結果遅かれ早かれリンク３６は計算装置
Ｃｕ２中の低優先度作業を中断して作業ＴＩを挿入する
。したがって中断は高優先度作業ＴＩをプロセッサ中に
設定して臨界的な信号の受信において進行する。
第１図のシステムに対するこれらの動作に関連して、仮
定された作業は計算装置ＣＵＯＩ乃至Ｃｕ２Ｓ中で処理
される。各作業に対する作業状態ワードはメモリの部分
１４に蓄積される。各計算装置ＣＵ中の作業の優先度は
それらの計算装置中の優先度レジスタＰＯ乃至Ｐ１５の
内容および中央制御システムＣ８の優先度レジスタ３ｏ
の内容によってそれぞれ示される。信号レジスタＳＧＯ
乃至５Ｇ１５はそれぞれ計算装置ＣＵＯ乃至Ｃｕ２Ｓ中
に示されている。これらのレジスタはこの技術でよく知
られているように作業と相互作用するために単に信号を
受信する。
＝１゛算装置ＣＵＩ中に比較的高い優先度の作業ＴＪ９
が存在し、さらに入力出力プロセッサＩＯＰを通って受
信される外部からのデータを作業Ｔ１９が必要とすると
仮定すると、利用度はよく知られている従来技術にした
がって信号“３”によって示される。入力出力プロセッ
サＩＯＰがアドレスＴＳＷ１９と共に信号“３°を与え
るとする。特にワードＴＳＷＩ９に対する信号およびア
ドレスはクロスバ−ＣＲを通ってメモリの部分１４に供
給され、その結果作業状態ワードＴ１９は物理的管理装
置ＰＭＭの命令レジスタ１６中に取出される。管理装置
ＰＭＭはそれから作業状態ワードＴ１９を中断して作業
Ｔ１９の位置を決定し、もしも作業Ｔ１９がメモリ中に
あれば中断が行われなければならないか否かを決定する
。
例示した作業Ｔ１９が計算装置ＣＵＩ中にあると仮定す
る。その結果としてフィールド２０中の２進ビツトは１
を示し、フィールド２１は含んでいる計算装置ＣＵｌを
示す。その結果、物理的メモリ管理装置ＰＭＭは入力出
力プロセッサＩＯＰから計算装置ＣＵＩへの信号の転送
を命令する。そのようにしてデータは効率的に迅速に計
算装置中にある作業に転送される。識別された作業を行
う計算装置への信号の処理のためにソフトウェアの介在
は生じないことに注意すべきである。
合同としての作業ＴＩ９は信号によって表されたような
外界からのデータなしに進行することのできない程度ま
で完了したと仮定する。結果的に作業Ｔ１９は臨界的な
信号の到むを待ってメモリＭＥ中に入れられる。リコー
ル、すなわち信号に対する必要性（恐ら（他からのもの
）は作業状態ワードのマスクフィールド２２中で指定さ
れる。
次にワードアドレスＴＳＷ１９と共に入力出力プロセッ
サＩＯＰから臨界的な信号が測管するものとする。その
結果識別された作業のための作業状態ワードは物理的メ
モリ管理装置ＰＭＭ中のレジスタ１６に供給される。こ
の例において、作業状態ワードのフィールド２０はその
作業が計算装置中にはないことを示す。またマスクフィ
ールド２２は信号が中断に値することの指示のためにチ
エツクされる。もしもそうであれば、その時待機してい
る作１Ｔ１９の優先度がレジスタ３０からの優先度と比
較され、中断を行うべきか否かが決定される。もしも待
機していた作業が定常の優先度よりも大きい優先度であ
れば、計算装置は中断を行い、待機していた作業がさら
に処理するためにその計算装置中に設定される。
もしも待機していた作業が定常の（最低の）優先度であ
れば、単に優先度割り当てのためにスケジュール中に蓄
積される。したがって受信された信号は作業と関連し、
マスク指示および優先度の考慮にしたがって作業は中断
のベースとなるか、または次の処理のためにスケジュー
ル中に設定されるかする。
上述のように作業は８つの異なる信号を受信することが
でき、その各々は作業状態ワードの２個のフィールド、
すなわちフィールド２２および２４のそれぞれにおける
単一ビットによって表される。
信号は常にメモリ中のアドレスされた作業状態ワードに
送られ、したがって識別された作業の位置を知ることな
く信号が送ら、れることかできる。信号の受信において
物理的メモリ管理装置ＰＭＭは目標とする作業の位置お
よび特定された条件の観点における処理のためのプロセ
スを決定するために作業状態ワードを調べる。信号の発
生によって開始されたプロセスは第４図に示されており
、以下検討する。それに関して、信号は目標の作業に対
するＴＳＷアドレスと共に発生すると仮定する。
アドレスを行うことによって作業状態ワードは第４図に
ブロック５０で示されたステップ中で物理的メモリ管理
装置（第１図のレジスタ１８）へ取出される。
ＴＳＷへのアクセスにより、プロセスは目標とする作業
が計算装置中にあるかと質問する。動作は第４図に質問
ブロック５２により記号化されている。もしも目標とす
る作業が計算装置中にあるならば計算装置の識別がＴＳ
Ｗによって与えられる。
したがって作業は位置が定められ（ブロック５４）、ブ
ロック５６で示されているように識別された計算装置に
転送される。したがって、もしも目標とする作業が計算
装置中にあるならば、動作は比較的簡単であり、同明信
号は単に指定された計算装置の信号レジスタＳＧに供給
される。
もしもアドレスされた作業が計算装置中にないならば、
第４図に質問ブロック５８で示されるように別の質問が
行われる。特にその動作は“マスクが設定されているか
゛の質問を解決する。すなわち、質問は示された信号が
第１図に示すようなＴＳＷの信号マスクフィールド２２
中にあるか否かを決めるものである。もしも識別された
信号がマスクフィールド２２中にあるならば、その状態
は中断を行なわせることになる。典型的にフィールド２
２中で示された信号はデータを識別しそれが存在しない
ときは作業を阻止する。
もしもマスクが設定されていないならば（質問ブロック
５８）、信号はフィ・−ルド２４に登録され、将来の中
断のため未決定の状態である。動作は第４図のブロック
６０で示され、将来の中断のために受信した信号を単に
保持する。典型的にその状態は重要であるかも知れない
が作業の再開のキーを構成するものではない信号Ｉ；関
して存在する。
第４図の質問ブロック５８に戻ると、マスクを設定する
ための受信した信号の付加は質問ブロック６２に示す別
の質問を生じる。特に質問は優先度について行われ、そ
れは“１”と“６”との間の特定のＴＳＷ優先度である
かである。
上述のように優先度“０″は保留され、優先度“７”は
定常的なものである。結果的に“１°と“６”との間の
任意の優先度は注意すべきであることを命令する。他方
質問ブロックＧ２はブロック６０によって示された単に
信号を蓄積する動作に復帰させる否定の指示を含んでい
る。
質問ブロック８２からの肯定的優先度テストは計算装置
中に目標とする作業を設定する作用中に中断フプロセス
を設定する。もしもプロセスにおいて低い優先度テスト
であれば、そのような作業を処理する計算装置は目標と
する作業を受けるために中断される。動作はブロック６
４によって第４図に示されている。
ある範囲について要約すると、作業状態ワードは各作業
に割り当てられ、内部および外部作業同期のためのベー
スでハードウェア機構によって認識される。全ての作業
同期が一つの作業によって発生される信号によって実行
され、別の作業に送られ、或いは外部入力出力プロセッ
サによって送られ、またクロックの形態をとってもよい
。
開示された実施例の作業状態ワードのフォーマットにし
たがって、作業は８つの異なる信号を受信することがで
きる。信号は常にメモリ中のアドレスされた作業状態ワ
ードに送られ、したがって信号が識別された作業の位置
を知ることなく送られることが可能になる。信号の受信
において、物理的メモリ管理装置は目標の作業の位置を
決定するために作業状態ワードを調べ、以下説明するよ
うに付加的に信号が中断のための条件および優先度を示
すか否かを決定する。
さらに詳細にシステムを説明するために第５図はメモリ
ＭＥ（第１図）および中断管理装置ＩＭの構成を示して
いる。特にメモリＭＥは破線で囲まれて示され、バッフ
ァ７２、アドレス可能な部分１４、およびＴＳＷレジス
タ１１３とゲート７６と試験装置８４とを含む物理的管
理装置ＰＭＭを具備している。中断管理装置ＩＭもまた
破線で囲まれたブロックとして示され（左下）、第１図
の中央制御システムＣ３の部品を示す。第５図にはさら
にクロスバ−ＣＲが示されている。
システムの動作において、優先度レジスタ３０（第５図
左下）はマルチプロセッサが動作するとき現状を維持す
る。すなわち計算装置に割当てられた作業中に変化があ
る都度、優先度レジスタ３０は更新されて計算装置ＣＵ
Ｏ乃至ＣＵ１５のそれぞれにおける作業の優先度を記録
する。同様にＴＳＷアドレス可能部分１４　＜メモリＭ
Ｅの右上）は作業状態ワードが一定してその関連する作
業に対する優先度、位置および信号状態を示す意味にお
いて現状に維持される。簡単な類似で示せば、行き先の
アドレスがなければ郵便を受けることができないのと同
じである。
第５図の構成をさらに説明すると、信号（およびＴＳＷ
アドレス）はバッファ７２においてクロスバ−ＣＲから
入力されるものとする。詳細に前述したように信号およ
びアドレスは入力出力プロセッサを通って外部から与え
られてもよく、或いは計算装置ＣＵＯ乃至ＣＩＪ１５の
−っから与えられてもよい。
バッファ７２に入力されたＴＳＷアドレスは部分Ｉ４か
ら識別されたＴＳＷを取出してＴＳＷレジスタ１Ｇに記
録させる。ＴＳＷレジスタ１６は物理的管理装置ＰＭＭ
内に示されていることに注意する必要がある。またＴＳ
ＷレジスタＩ６の個々のフィールド、特に優先度フィー
ルド１８、作業がＣＵ中か否かを示すフィールド２０、
ＣＵ位置フィールド２１、マスクフルド２２、および信
号フィールド２４が示されていることに注意すべきであ
る。
もしもフィールド２０が１ビツトを有しているならば、
ゲート７Ｂは信号を信号路７８を通ってクロスバ−ＣＲ
に通過させる。同時に信号は信号を受信する特定の計算
装置を指定するフィールド２１がら通路８０を通ってク
ロスバ−ＣＲに与えられる。したがってもしも目標とす
る作業Ｔが計算装置ＣＵ中にあるならば、信号は直ちに
出力され、上述のプロセスにしたがって計算装置ＣＵの
レジスタＳＧ中に設定される。
反対のことを考えるために、もしも目標とする作業が計
算装置ＣＵ中にないならば、マスク設定試験装置８４が
フィールド２０（作業はＣＵ中にはない）の制御下に付
勢される。その場合には受信された信号はマスク設定試
験装置８４に供給される。
比較のためにマスクフィールド２２からの信号が一致を
試験するために供給される。もしも一致が存在しなかっ
たならば、すなわちマスクが設定されていなかったなら
ば、受信信号はフィールド２４中に蓄積されて将来の試
験が成功するまで待機状態に置かれる。
もしも受信信号がマスクの設定を生成すれば、マスク設
定試験装置８４は中断管理装置１Ｍ中にある優先度試験
装置９０を付勢する。優先度試験装置９０はフィールド
１８から通路９２によって目標の作業の優先度を受信す
る。本質的にもしも目標の作業が優先度を有するならば
、作業の優先度は中断を行うべきか否かを決定するため
に優先度レジスタ３０中に保持されている現在動作して
いる作業の優先度と比較される。もちろん各種の技術が
優先度の相関または解析のために使用できる。しかしな
がら上述のように開示されたプロセスに関しては、優先
度試験装置９０は単に目標作業の優先度が１と６との間
にあるか否かを決定するだけである。それに関連して、
優先度“０”は保留されており、優先度“７°は定常作
業である。もしも目標の作業の優先度が“７”ならば中
断に対する試験は終了する。
その代わりに、もしも目標の作業が１と６との間にある
優先度を有しているならば、優先度は優先度レジスタ３
０の内容に対して試験される。本質的に緊急度の低い優
先度（最も高い数値）は優先度レジスタ３０からマルチ
プレクサ９８を通って優先度試験装置９０に供給される
。
もしも計算装置ＣＵＯ乃至ＣＵ１５の中でどれも目標の
作業の優先度よりも緊急度の低い優先度で動作している
ものがないならば、中断は行われない。しかしながら、
もしも目標の作業がより緊急度の高い優先度を有するな
らば、中断が行われ、信号は通路１００によって装置９
０からクロスバ−ＣＲに供給され、それから指定された
計算装置へ送られる。そのような作用の過程において、
第１図を参照にして上述したように指定された計算装置
における処理中の作業はクロスバ−ＣＲを通って従来技
術によりよく知られた構造および技術を利用してメモリ
ＭＥ中に苗植される。
以上の説明によって、この発明のシステムがマルチプロ
セッサを個々の計算装置および入力出力プロセッサの両
者に関して同期するための非常に有効な技術を提供する
ことが容品に理解されるであろう。このシステムは非常
に改善された速度および同期信号の通信における有効性
を有する。それに関連してハードウェア素子の利用は伝
統的なソフトウェア技術に関連する実質的な利点と異な
った改善を与える。もちろん、この発明のシステムは特
許請求の範囲に記載された発明の技術的範囲にしたがっ
て広範囲の技術により構成することができる。
【図面の簡単な説明】
第１図は、この発明のシステムの１実施例のブロック図
である。 第２図は、第１図のブロック図の装置の動作の一つを示
す。 第３図は、第１図のブロック図の装置の別の動作を示す
。 第４図は、第１図のシステムの動作プロセスのフロー図
である。 第５図は、第１図のシステムの一部部品の詳細に示した
ブロック図である。 ＭＥ・・・メモリ、ＰＭＭ・・・物理的メモリ管理装置
、ＩＯＰ・・・入力出力プロセッサ、Ｃ８・・・中央制
御システム、１４・・・アドレス可能部分、１Ｂ・・・
レジスタ、３０・・・優先度レジスタ、ＣＵＯ〜ＣＵ１
５・・・計算装置、ＣＲ・・・クロスバ− 出願人代理人　　弁理士　鈴江武彦 ＦＩＧ。 Ａり０ ＦＩＧ。

Claims (12)

    【特許請求の範囲】
  1. （１）複数の計算装置と、メモリと、制御手段と、入力
    出力プロセッサとを具備し、作業が開始され、作業の実
    行に含まれた作業信号が特定されるマルチプロセッサ中
    で使用する作業スケジュールシステムにおいて、 前記マルチプロセッサに関する作業の位置を識別する複
    数の作業状態ワードを前記メモリ中に蓄積する手段と、 この複数の作業状態ワードを蓄積する手段から作業状態
    ワードを選択的に受ける作業状態ワードレジスタ手段と
    、 この作業状態ワードレジスタ手段に蓄積された前記作業
    状態ワードの制御下に位置を選択するために前記マルチ
    プロセッサ中に作業信号を供給する翻訳制御手段とを具
    備していることを特徴とする作業スケジュールシステム
    。
  2. （２）前記作業状態ワードはさらに臨界的に必要とされ
    る作業信号を識別し、前記翻訳制御手段はさらに前記作
    業状態ワードレジスタ中に蓄積されている作業状態ワー
    ドにしたがつて前記マルチプロセッサ中に作業信号を供
    給する時間を制御する特許請求の範囲第１項記載のシス
    テム。
  3. （３）前記翻訳制御手段はさらに前記作業状態ワードレ
    ジスタ中に蓄積されている前記作業状態ワードの制御下
    に特定の計算装置に作業信号を供給する手段を具備して
    いる特許請求の範囲第１項記載のシステム。
  4. （４）前記翻訳制御手段はさらに前記作業状態ワードレ
    ジスタ中に蓄積されている前記作業状態ワードの制御下
    にメモリ中の特定の位置に作業信号を供給する手段を具
    備している特許請求の範囲第１項記載のシステム。
  5. （５）前記作業状態ワードはさらに識別された作業に対
    する優先度を識別し、前記翻訳制御手段はこの優先度に
    したがつて機能する特許請求の範囲第１項記載のシステ
    ム。
  6. （６）前記計算装置における処理中の作業の優先度を蓄
    積する優先度レジスタ手段を具備している特許請求の範
    囲第５項記載のシステム。
  7. （７）前記作業状態ワードはさらに識別された作業に対
    する優先度および中断を特定するのに適切な作業信号を
    識別し、前記翻訳制御手段はさらに作業信号を供給する
    ために遮断を行う特許請求の範囲第１項記載のシステム
    。
  8. （８）前記翻訳制御手段はさらに前記計算装置における
    処理中の作業の優先度を蓄積する優先度レジスタ手段を
    具備している特許請求の範囲第７項記載のシステム。
  9. （９）複数の計算装置と、メモリと、制御手段と、入力
    出力プロセッサとを具備し、作業が開始され、作業の実
    行に含まれた作業信号が特定されるマルチプロセッサ中
    で使用する作業スケジュールプロセスにおいて、 作業の位置を示すために前記作業に対する作業状態ワー
    ドを形成し、 この作業状態ワードを作業位置の記録を維持するために
    蓄積し、 指定された作業に対する作業信号を受信し、蓄積された
    前記指定された作業の位置にしたがつて前記指定された
    作業に対する前記作業信号を伝送する各ステップを有す
    ることを特徴とする作業スケジュール方法。
  10. （１０）作業状態ワードを形成するステップは前記作業
    に対する優先度を割り当て、前記作業状態ワード中の前
    記優先度を指示するステップを含み、前記作業信号を伝
    送するステップは前記優先度にしたがって行われる特許
    請求の範囲第９項記載の方法。
  11. （１１）前記作業信号を伝送するステップで使用するた
    めに前記作業に対する優先度のスケジュールを維持する
    ステップをさらに含む特許請求の範囲第１０項記載の方
    法。
  12. （１２）前記作業状態ワードを形成するステップは前記
    作業に対する作業信号を識別し、前記作業状態ワード中
    の識別された作業信号を指示するステップを含み、前記
    作業信号を伝送するステップは前記作業信号にしたがつ
    て行われる特許請求の範囲第９項記載の方法。
JP1282056A 1988-10-31 1989-10-31 マルチプロセッサ作業スケジュールシステム Pending JPH02178756A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/265,372 US4985831A (en) 1988-10-31 1988-10-31 Multiprocessor task scheduling system
US265,372 1988-10-31

Publications (1)

Publication Number Publication Date
JPH02178756A true JPH02178756A (ja) 1990-07-11

Family

ID=23010165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1282056A Pending JPH02178756A (ja) 1988-10-31 1989-10-31 マルチプロセッサ作業スケジュールシステム

Country Status (4)

Country Link
US (1) US4985831A (ja)
EP (1) EP0367639A3 (ja)
JP (1) JPH02178756A (ja)
CA (1) CA1323438C (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093918A (en) * 1988-12-22 1992-03-03 International Business Machines Corporation System using independent attribute lists to show status of shared mail object among respective users
JPH02208740A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
US5179708A (en) * 1989-04-07 1993-01-12 At&T Bell Laboratories System inhibiting message delivery to destination process until priority of process excuting on distination processor is no higher than priority of sending process
GB2232514B (en) * 1989-04-24 1993-09-01 Yokogawa Electric Corp Programmable controller
US5155851A (en) * 1989-05-15 1992-10-13 Bell Communications Research, Inc. Routing an incoming data stream to parallel processing stations
JPH03154105A (ja) * 1989-11-10 1991-07-02 Toshiba Mach Co Ltd Ｎｃプログラム作成装置
US5265037A (en) * 1989-12-06 1993-11-23 Nippondenso Co., Ltd. Rotational speed detecting apparatus storing alternate information in two memories
US5317733A (en) * 1990-01-26 1994-05-31 Cisgem Technologies, Inc. Office automation system for data base management and forms generation
IL93239A (en) * 1990-02-01 1993-03-15 Technion Res & Dev Foundation High flow-rate synchronizer/schedular apparatus for multiprocessors
US5452452A (en) * 1990-06-11 1995-09-19 Cray Research, Inc. System having integrated dispatcher for self scheduling processors to execute multiple types of processes
WO1992003784A1 (en) * 1990-08-23 1992-03-05 Supercomputer Systems Limited Partnership Scheduling method for a multiprocessing operating system
US5448731A (en) * 1990-11-20 1995-09-05 International Business Machines Corporation Method and apparatus for controlling the deferred execution of user requests in a data processing system
CA2057446C (en) * 1991-04-04 1998-02-17 Brian Neil Baker Shared memory access and data structure access control
JP2625589B2 (ja) * 1991-04-22 1997-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチプロセッサ・システム
US5247675A (en) * 1991-08-09 1993-09-21 International Business Machines Corporation Preemptive and non-preemptive scheduling and execution of program threads in a multitasking operating system
US5287508A (en) * 1992-04-07 1994-02-15 Sun Microsystems, Inc. Method and apparatus for efficient scheduling in a multiprocessor system
DE4219005A1 (de) * 1992-06-10 1993-12-16 Siemens Ag Rechnersystem
US6951019B1 (en) 1992-09-30 2005-09-27 Apple Computer, Inc. Execution control for processor tasks
US6304891B1 (en) * 1992-09-30 2001-10-16 Apple Computer, Inc. Execution control for processor tasks
US5379428A (en) * 1993-02-01 1995-01-03 Belobox Systems, Inc. Hardware process scheduler and processor interrupter for parallel processing computer systems
JP2809962B2 (ja) * 1993-03-02 1998-10-15 株式会社東芝 資源管理方式
US5530907A (en) * 1993-08-23 1996-06-25 Tcsi Corporation Modular networked image processing system and method therefor
US5613126A (en) * 1994-05-31 1997-03-18 Advanced Micro Devices, Inc. Timer tick auto-chaining technique within a symmetrical multiprocessing system
US6163793A (en) * 1994-08-05 2000-12-19 Intel Corporation Method and apparatus for using a driver program executing on a host processor to control the execution of code on an auxiliary processor
US5850555A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices, Inc. System and method for validating interrupts before presentation to a CPU
US5894578A (en) * 1995-12-19 1999-04-13 Advanced Micro Devices, Inc. System and method for using random access memory in a programmable interrupt controller
US5850558A (en) * 1995-12-19 1998-12-15 Advanced Micro Devices System and method for referencing interrupt request information in a programmable interrupt controller
GB2311882B (en) * 1996-04-04 2000-08-09 Videologic Ltd A data processing management system
US6421808B1 (en) * 1998-04-24 2002-07-16 Cadance Design Systems, Inc. Hardware design language for the design of integrated circuits
US6243788B1 (en) * 1998-06-17 2001-06-05 International Business Machines Corporation Cache architecture to enable accurate cache sensitivity
US7370325B1 (en) * 1999-02-19 2008-05-06 Lucent Technologies Inc. Eager evaluation of tasks in a workflow system
JP3878508B2 (ja) 2001-11-08 2007-02-07 松下電器産業株式会社 回路群制御システム
US7340740B2 (en) * 2003-04-22 2008-03-04 International Business Machines Corporation Cooperatively multitasking in an interrupt free computing environment
US20060275934A1 (en) * 2005-06-03 2006-12-07 William Pohl Management of computer processes
US8997102B2 (en) * 2005-06-03 2015-03-31 Hewlett-Packard Development Company, L.P. Prioritization of processes for deactivating processes to reduce memory pressure condition
WO2007120772A2 (en) * 2006-04-14 2007-10-25 Advanced Solutions, Inc. Method, system, and computer-readable medium to maintain and/or purge files of a document management system
CN101617354A (zh) 2006-12-12 2009-12-30 埃文斯和萨瑟兰计算机公司 用于校准单个调制器投影仪中的rgb光的系统和方法
US8358317B2 (en) 2008-05-23 2013-01-22 Evans & Sutherland Computer Corporation System and method for displaying a planar image on a curved surface
US8702248B1 (en) 2008-06-11 2014-04-22 Evans & Sutherland Computer Corporation Projection method for reducing interpixel gaps on a viewing surface
US8077378B1 (en) 2008-11-12 2011-12-13 Evans & Sutherland Computer Corporation Calibration system and method for light modulation device
US9063932B2 (en) * 2009-12-18 2015-06-23 Vertafore, Inc. Apparatus, method and article to manage electronic or digital documents in a networked environment
US8700682B2 (en) * 2009-12-24 2014-04-15 Vertafore, Inc. Systems, methods and articles for template based generation of markup documents to access back office systems
US9384198B2 (en) 2010-12-10 2016-07-05 Vertafore, Inc. Agency management system and content management system integration
US8731973B2 (en) 2011-04-19 2014-05-20 Vertafore, Inc. Overlaying images in automated insurance policy form generation
US9641826B1 (en) 2011-10-06 2017-05-02 Evans & Sutherland Computer Corporation System and method for displaying distant 3-D stereo on a dome surface
US9507814B2 (en) 2013-12-10 2016-11-29 Vertafore, Inc. Bit level comparator systems and methods
US9367435B2 (en) 2013-12-12 2016-06-14 Vertafore, Inc. Integration testing method and system for web services
US9747556B2 (en) 2014-08-20 2017-08-29 Vertafore, Inc. Automated customized web portal template generation systems and methods
US9600400B1 (en) 2015-10-29 2017-03-21 Vertafore, Inc. Performance testing of web application components using image differentiation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471631B1 (fr) * 1979-12-11 1986-02-21 Cii Honeywell Bull Dispositif de synchronisation et d'affectation de processus entre plusieurs processeurs dans un systeme de traitement de l'information
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
US4333144A (en) * 1980-02-05 1982-06-01 The Bendix Corporation Task communicator for multiple computer system
US4318173A (en) * 1980-02-05 1982-03-02 The Bendix Corporation Scheduler for a multiple computer system
US4384324A (en) * 1980-05-06 1983-05-17 Burroughs Corporation Microprogrammed digital data processing system employing tasking at a microinstruction level
US4394727A (en) * 1981-05-04 1983-07-19 International Business Machines Corporation Multi-processor task dispatching apparatus
US4445197A (en) * 1981-10-27 1984-04-24 International Business Machines Corporation Weak synchronization and scheduling among concurrent asynchronous processors
US4589093A (en) * 1983-03-28 1986-05-13 Xerox Corporation Timer manager
US4658351A (en) * 1984-10-09 1987-04-14 Wang Laboratories, Inc. Task control means for a multi-tasking data processing system
US4642756A (en) * 1985-03-15 1987-02-10 S & H Computer Systems, Inc. Method and apparatus for scheduling the execution of multiple processing tasks in a computer system
EP0362903B1 (en) * 1985-10-15 1994-11-30 Unisys Corporation A special purpose processor for off-loading many operating system functions in a large data processing system
FR2610745B1 (fr) * 1987-02-07 1994-05-27 Nec Corp Systeme de commande de priorite de processus
US4805107A (en) * 1987-04-15 1989-02-14 Allied-Signal Inc. Task scheduler for a fault tolerant multiple node processing system

Also Published As

Publication number Publication date
EP0367639A2 (en) 1990-05-09
CA1323438C (en) 1993-10-19
US4985831A (en) 1991-01-15
EP0367639A3 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
JPH02178756A (ja) マルチプロセッサ作業スケジュールシステム
KR920010978B1 (ko) 개선된 입·출력 인터럽트 제어를 가지는 가상 컴퓨터 시스템
CA1256582A (en) Apparatus and method for multiprocessor communication
US5386566A (en) Inter-processor communication method for transmitting data and processor dependent information predetermined for a receiving process of another processor
US5043873A (en) Method of parallel processing for avoiding competition control problems and data up dating problems common in shared memory systems
US5659701A (en) Apparatus and method for distributed program stack
US4922413A (en) Method for concurrent execution of primitive operations by dynamically assigning operations based upon computational marked graph and availability of data
US4414624A (en) Multiple-microcomputer processing
US5062040A (en) Handling of notification of asynchronous events by user and stub processes of a distributed process executing on a plurality of processors of a multi-processor system
US5574878A (en) Method of parallel purging of translation lookaside buffer in a multilevel virtual machine system
US20060064518A1 (en) Method and system for managing cache injection in a multiprocessor system
JP5366552B2 (ja) 集中特化したマルチタスク及びマルチフロー処理をリアルタイム実行する手法及びシステム
JP2000047887A (ja) 投機的マルチスレッド処理方法および投機的マルチスレッド処理装置
US20030014558A1 (en) Batch interrupts handling device, virtual shared memory and multiple concurrent processing device
WO2003040948A1 (en) Computer and control method
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
EP0509946A2 (en) Apparatus and method for implementing a distributed program stack
US20010039558A1 (en) Cache memory management method for real time operating system
JPS603229B2 (ja) 情報処理方式
JPS63503336A (ja) オペレーテイング・システム機能の負荷を軽減するためのｉ／０システム
JP2795312B2 (ja) プロセス間通信スケジューリング方式
JPH02245864A (ja) 多重プロセッサシステム
EP4682716A1 (en) Task stealing in distributed computing systems
JPH0738168B2 (ja) データ処理装置
KR950008838B1 (ko) 멀티미디어 지식처리를 위한 병렬처리 컴퓨터의 노드 컴퓨터 구조