JPH02178923A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02178923A JPH02178923A JP63331157A JP33115788A JPH02178923A JP H02178923 A JPH02178923 A JP H02178923A JP 63331157 A JP63331157 A JP 63331157A JP 33115788 A JP33115788 A JP 33115788A JP H02178923 A JPH02178923 A JP H02178923A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- temperature
- sputtering
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/059—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by reflowing or applying pressure
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/18—Metallic material, boron or silicon on other inorganic substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
- C23C14/541—Heating or cooling of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
バイアス スパッター法により金属または合金の配線層
を形成する工程を含む半導体装置の製造方法に係わり、 配線の信頼性が高く、かつ下地段差の上に成膜するとき
には平坦化を図ることができるバイアス スパッター法
を提供することを目的とし、金属又は合金により構成さ
れる薄膜を、半導体装置の基板上に該基板が負のバイア
ス電位の条件でかつ不活性ガス中でのスパッターにより
成膜する工程を含む半導体装置の製造方法において、前
記基板の温度が400℃以上の条件で成膜するように構
成し、又表面が段差を有する基板に成膜する際に基板に
かかるDCバイアス値がアルミニウム又はその合金の場
合には、マイナス400V以上、Ti 、W、Mo、C
u等の高融点金属のもしくほこの合金、混合物、化合物
の場合にはマイナス100OV以上の条件で成膜するよ
うに構成する。
を形成する工程を含む半導体装置の製造方法に係わり、 配線の信頼性が高く、かつ下地段差の上に成膜するとき
には平坦化を図ることができるバイアス スパッター法
を提供することを目的とし、金属又は合金により構成さ
れる薄膜を、半導体装置の基板上に該基板が負のバイア
ス電位の条件でかつ不活性ガス中でのスパッターにより
成膜する工程を含む半導体装置の製造方法において、前
記基板の温度が400℃以上の条件で成膜するように構
成し、又表面が段差を有する基板に成膜する際に基板に
かかるDCバイアス値がアルミニウム又はその合金の場
合には、マイナス400V以上、Ti 、W、Mo、C
u等の高融点金属のもしくほこの合金、混合物、化合物
の場合にはマイナス100OV以上の条件で成膜するよ
うに構成する。
[産業上の利用分野]
本発明は、バイアス スパッター法により金属または合
金の配線層を形成する工程を含む半導体装置の製造方法
に係わり、特に段差を持った絶縁膜上にアルミニウム又
はアルミニウム合金或いは、Ti、W、Mo、Cu等の
高融点金属又はその合金、混合物から成る平坦化された
金属配線層を形成するバイアス スパッター法において
、寿命の長い配線層を形成する方法に関するものである
。
金の配線層を形成する工程を含む半導体装置の製造方法
に係わり、特に段差を持った絶縁膜上にアルミニウム又
はアルミニウム合金或いは、Ti、W、Mo、Cu等の
高融点金属又はその合金、混合物から成る平坦化された
金属配線層を形成するバイアス スパッター法において
、寿命の長い配線層を形成する方法に関するものである
。
し従来の技術]
現在、半導体集積回路に用いる配線材料として、アルミ
ニウム(純Aρ)又はアルミニウム合金(例えば、Aρ
−1%Si、Aρ−1%5iO15%Cu、Aff−2
.0%Cu)、或いはTi、w、Mo、Cu等の高融点
金属の合金、あるいは高融点金属相互の合金、混合物、
高融点金には−400V〜−600Vの範囲である。
ニウム(純Aρ)又はアルミニウム合金(例えば、Aρ
−1%Si、Aρ−1%5iO15%Cu、Aff−2
.0%Cu)、或いはTi、w、Mo、Cu等の高融点
金属の合金、あるいは高融点金属相互の合金、混合物、
高融点金には−400V〜−600Vの範囲である。
丈な、ステップ カバレッジを良好にするために基板を
200〜300°Cに加熱した条件でスパッターが行な
われる。
200〜300°Cに加熱した条件でスパッターが行な
われる。
[発明が解決しようとする課題]
しかし、従来提案されている条件のバイアススパッター
法では、基板に加えられた負の電圧のため、プラズマ中
のアルゴンイオン(正電荷)が基板に入射するため、形
成した膜が劣化するといった問題が顕在化している。こ
の現象は、配線のエレクトロ マイグレーション耐性の
劣化を招き、配線層が高電流を長時間にわたって安定し
て流せないといった素子の信頼性に関わる不良を引き起
こすことが知られている。そこで、最近の微細化が進ん
だ半導体集積回路では信頼性の指標である配線寿命が長
く、且つ下地段差に対する被覆形状の優れた配線形成方
法が必要とされている。
法では、基板に加えられた負の電圧のため、プラズマ中
のアルゴンイオン(正電荷)が基板に入射するため、形
成した膜が劣化するといった問題が顕在化している。こ
の現象は、配線のエレクトロ マイグレーション耐性の
劣化を招き、配線層が高電流を長時間にわたって安定し
て流せないといった素子の信頼性に関わる不良を引き起
こすことが知られている。そこで、最近の微細化が進ん
だ半導体集積回路では信頼性の指標である配線寿命が長
く、且つ下地段差に対する被覆形状の優れた配線形成方
法が必要とされている。
したがって、本発明は、配線の信頼性を高めまた寿命を
延長するとともに、下地段差の上に成膜するときには平
坦化を図ることができるバイア属を主成分とし他の元素
を添加した混合物あるいはMo、Wシリサイドなどの化
合物が主に使用され、その膜形成方法としてはスパッタ
ー法が主流となっている。近年、素子のw、細化が進む
に従って、配線を行なうべき下地基板の段差の形状が厳
しくなり、例えば開孔の寸法に対する段差の高さ(この
値をアスペクト比と呼ぶ事が多い)が大きくなり、下地
形状に対して良好な被覆度(ステップ カバレージ)を
持った配線層を形成することが困難になってきている。
延長するとともに、下地段差の上に成膜するときには平
坦化を図ることができるバイア属を主成分とし他の元素
を添加した混合物あるいはMo、Wシリサイドなどの化
合物が主に使用され、その膜形成方法としてはスパッタ
ー法が主流となっている。近年、素子のw、細化が進む
に従って、配線を行なうべき下地基板の段差の形状が厳
しくなり、例えば開孔の寸法に対する段差の高さ(この
値をアスペクト比と呼ぶ事が多い)が大きくなり、下地
形状に対して良好な被覆度(ステップ カバレージ)を
持った配線層を形成することが困難になってきている。
特に、この傾向は配線構造が多層化に向かう時にはより
深刻である。最近、上記問題を克服するために、基板に
負の電圧をかけながら膜形成を行なうバイアス スパッ
ター法の研究・開発が盛んに行なわれている。この方法
では、基板に入射したスパッター原子は下地に付着後も
熱或いは運動エネルギーを充分径ることが出来るために
、基板表面上を移動し易く、その結果段差部にも充分堆
積できるようになり、平坦な形状を得ることも可能とな
ってい る。基板に加えられる負の電圧はAρ金合金場合ス ス
パッター法を提供することを目的とする。
深刻である。最近、上記問題を克服するために、基板に
負の電圧をかけながら膜形成を行なうバイアス スパッ
ター法の研究・開発が盛んに行なわれている。この方法
では、基板に入射したスパッター原子は下地に付着後も
熱或いは運動エネルギーを充分径ることが出来るために
、基板表面上を移動し易く、その結果段差部にも充分堆
積できるようになり、平坦な形状を得ることも可能とな
ってい る。基板に加えられる負の電圧はAρ金合金場合ス ス
パッター法を提供することを目的とする。
[課題を解決するための手段]
本発明は、金属又は合金により構成される薄膜を、半導
体装置の基板」二に該基板が負のバイアス電位の条件で
かつ不活性ガス中でのスパッターにより成膜する工程を
含む半導体装置の製造方法において、前記基板の温度が
400℃以上の条件で成膜し、表面が段差を有する半導
体基板上にアルミニウム又はその合金により構成される
薄膜を成膜する際には、前記温度の基板に印加される直
流成分の負のバイアス電位の値が、400V以上の条件
で成膜し、更に、表面が段差を有する半導体基板上にと
Ti、W、Mo又はCu、あるいはその合金、混合物も
しくは化合物により構成される薄膜を成膜する際には、
前記温度の基板に印加される直流成分の負のバイアス電
位の値が、1000V以上の条件て成膜することを特徴
とする半導体装置の製造方法である。
体装置の基板」二に該基板が負のバイアス電位の条件で
かつ不活性ガス中でのスパッターにより成膜する工程を
含む半導体装置の製造方法において、前記基板の温度が
400℃以上の条件で成膜し、表面が段差を有する半導
体基板上にアルミニウム又はその合金により構成される
薄膜を成膜する際には、前記温度の基板に印加される直
流成分の負のバイアス電位の値が、400V以上の条件
で成膜し、更に、表面が段差を有する半導体基板上にと
Ti、W、Mo又はCu、あるいはその合金、混合物も
しくは化合物により構成される薄膜を成膜する際には、
前記温度の基板に印加される直流成分の負のバイアス電
位の値が、1000V以上の条件て成膜することを特徴
とする半導体装置の製造方法である。
本発明者等はバイアス・スパッターにより形成されたア
ルミニウム膜中のアルゴンイオン量を減少させることを
目的として、アルミニウム膜形成後これを400°C以
上の高温に真空中加熱する方法を試みたが、顕著な改善
効果を得ることができず、エレクトロマイクルージョン
の解決はできなかった。本発明者は種々の試行後、基板
の温度を400℃以上とすることにより、アルミニウム
膜中に取り込まれるアルゴンイオンを激減させ、配線層
のエレクトロマイグレーションなどの問題を解決するこ
とがてきることを見出し、本発明を完成した。ここで、
基板の温度は高いほどアルミニウム膜中のアルゴンイオ
ン量を少なくする効果が著しいが、その膜の融点以下の
温度とする必要がある。本発明においてはアルミニウム
膜全体の成長中に基板を400°C以上に保つことが望
ましいが、成長工程中に掻く短時間400′C以下の温
度に低下することがあっても、残りの期間で例えば55
0℃の如く高温に昇温すれば所望の効果を得ることがで
きる。
ルミニウム膜中のアルゴンイオン量を減少させることを
目的として、アルミニウム膜形成後これを400°C以
上の高温に真空中加熱する方法を試みたが、顕著な改善
効果を得ることができず、エレクトロマイクルージョン
の解決はできなかった。本発明者は種々の試行後、基板
の温度を400℃以上とすることにより、アルミニウム
膜中に取り込まれるアルゴンイオンを激減させ、配線層
のエレクトロマイグレーションなどの問題を解決するこ
とがてきることを見出し、本発明を完成した。ここで、
基板の温度は高いほどアルミニウム膜中のアルゴンイオ
ン量を少なくする効果が著しいが、その膜の融点以下の
温度とする必要がある。本発明においてはアルミニウム
膜全体の成長中に基板を400°C以上に保つことが望
ましいが、成長工程中に掻く短時間400′C以下の温
度に低下することがあっても、残りの期間で例えば55
0℃の如く高温に昇温すれば所望の効果を得ることがで
きる。
本発明においては、下地となる基板が電極窓、■講、U
講、ピアホール、上下配線の交叉部になる期間が部分的
にあっても、残りの期間で400■以上の条件でスパッ
ターを行なうと段差の上で平坦な膜を得ることができる
。
講、ピアホール、上下配線の交叉部になる期間が部分的
にあっても、残りの期間で400■以上の条件でスパッ
ターを行なうと段差の上で平坦な膜を得ることができる
。
本発明において膜を構成する金属としてはアルミニウム
の他にTi、W、Mo、Cu等の高融点金属あるいはこ
れらの合金 混合物、化合物が使用される。この場合に
、段差のある基板上に平坦な形状を得るべく成膜するた
めには、負のバイアス電位が100OV以上が必要であ
る。この条件では同様にエレク)・ロ マイグレーショ
ン耐性の劣化が生じるので、基板を4oo℃以上の高温
にすることにより、膜中アルゴンを減少させることがで
きる。
の他にTi、W、Mo、Cu等の高融点金属あるいはこ
れらの合金 混合物、化合物が使用される。この場合に
、段差のある基板上に平坦な形状を得るべく成膜するた
めには、負のバイアス電位が100OV以上が必要であ
る。この条件では同様にエレク)・ロ マイグレーショ
ン耐性の劣化が生じるので、基板を4oo℃以上の高温
にすることにより、膜中アルゴンを減少させることがで
きる。
Ti 、W、Mo、Cu及びその合金 混合物、化合物
から成る高融点金属の場合には、表面が段差を有する半
導体基板上にできるだけ平坦な形状に成膜するために、
100OV以上で好ましくは2000V以下の負のバイ
アス電位の値が必要である。換言すれば、高融点金属を
構成する原子を移動させるためには、アルミニウム及び
その合金などの段差を有する場合に、アルミニウム膜を
平坦な形状に成膜するためにはDCバイアス値が400
■以上でバイアス−スパッターを行なうことが必要であ
る。DCバイアス値が一400V未満、たとえば−30
0■であるとアルミニウム膜の平坦化効果が不十分とな
り、段差の上方にさらに連続した成膜を行なうことが困
難になる。DCバイアス値の上限は特に限定されないが
、高過ぎるとアルミニウム膜がアルゴンイオンにより削
り取られるために実用的には一1000V以下が好まし
い。上述のように高いDCバイアス値でスパッターを行
なうと膜は平坦化されるが、従来技術ではアルゴンイオ
ンの混入に伴う不良が発生ずるので、本発明が最も特徴
とするところの上述の高温スパッター条件でバイアスス
パッターを行なうことが必要である。当然のことである
が、基板上の成膜で平坦化が必要でない場合には上述の
高バイアス条件下でのスパッターは必要ではない。バイ
アス電圧は膜の平坦化の程度に影響を与えるが、スパッ
ター電圧も一400V以下の場合に比して、当然高い運
動エネルギーが必要であるが、バイアス電位が200O
V以上であるとエツチングの効果が強くなって、成膜速
度が遅くなる結果、スループットが低下するので、2゜
OOV以下が好ましい。
から成る高融点金属の場合には、表面が段差を有する半
導体基板上にできるだけ平坦な形状に成膜するために、
100OV以上で好ましくは2000V以下の負のバイ
アス電位の値が必要である。換言すれば、高融点金属を
構成する原子を移動させるためには、アルミニウム及び
その合金などの段差を有する場合に、アルミニウム膜を
平坦な形状に成膜するためにはDCバイアス値が400
■以上でバイアス−スパッターを行なうことが必要であ
る。DCバイアス値が一400V未満、たとえば−30
0■であるとアルミニウム膜の平坦化効果が不十分とな
り、段差の上方にさらに連続した成膜を行なうことが困
難になる。DCバイアス値の上限は特に限定されないが
、高過ぎるとアルミニウム膜がアルゴンイオンにより削
り取られるために実用的には一1000V以下が好まし
い。上述のように高いDCバイアス値でスパッターを行
なうと膜は平坦化されるが、従来技術ではアルゴンイオ
ンの混入に伴う不良が発生ずるので、本発明が最も特徴
とするところの上述の高温スパッター条件でバイアスス
パッターを行なうことが必要である。当然のことである
が、基板上の成膜で平坦化が必要でない場合には上述の
高バイアス条件下でのスパッターは必要ではない。バイ
アス電圧は膜の平坦化の程度に影響を与えるが、スパッ
ター電圧も一400V以下の場合に比して、当然高い運
動エネルギーが必要であるが、バイアス電位が200O
V以上であるとエツチングの効果が強くなって、成膜速
度が遅くなる結果、スループットが低下するので、2゜
OOV以下が好ましい。
本発明においては、成膜する材料の膜の厚みや、多層配
線の層数などには全く制限がない。
線の層数などには全く制限がない。
又、不活性ガスとしてはアルゴン、ネオン等のすべての
不活性ガスを用いることができるが、アルゴンが通常使
用される。また、本発明法により作られる膜は、信頼性
と寿命要求がきびしい配線層として使用するのが最も好
ましいが、ゲート電極部、三次元素子の埋込電極などの
素子構成要素として使用することもできる。
不活性ガスを用いることができるが、アルゴンが通常使
用される。また、本発明法により作られる膜は、信頼性
と寿命要求がきびしい配線層として使用するのが最も好
ましいが、ゲート電極部、三次元素子の埋込電極などの
素子構成要素として使用することもできる。
[作用]
従来のバイアス・スパッター法において、基板に負の電
圧を加えながらスパッターした時に得られる膜のエレク
トロ・マイグレーションが劣っている原因は、プラズマ
中のアルゴン・イオンが成長中の膜中に叩きこまれた結
果、成長中の膜の結晶成長が阻11−.されたためと考
えられる。
圧を加えながらスパッターした時に得られる膜のエレク
トロ・マイグレーションが劣っている原因は、プラズマ
中のアルゴン・イオンが成長中の膜中に叩きこまれた結
果、成長中の膜の結晶成長が阻11−.されたためと考
えられる。
より詳しく述べると、アルゴンイオン(正電荷)や電子
などから構成されるプラズマ中で、基板表面近傍に存在
するアルゴンイオンは、通常高周波電力を印加した時に
、自己誘起される直流成分のマイナスのバイアス電位が
印加された基板に叩き込まれる。つまり、印加した高周
波電圧により基板近傍に作り出される高周波電界により
アルゴンイオンと電子が励起されるが、質量が電子より
極めて大であるアルゴンイオンは高周波電界の変化に追
従できないため、結局基板は直流的に負のバイアス電位
に保たれることになる。このバイアス電位により加速さ
れたアルゴンは膜に注入されるが金属原子中に殆どが溶
解しないため微小な気泡や欠陥を形成すると考えられ、
膜の成長を妨げ、結晶性良好な膜が得られないことが知
られている。従って、この不具合を解消するために、基
板を充分高温に保持すると膜中のアルゴン含有量を低下
させることができる。したがって、アルゴンに起因する
欠陥なとを介してエレクトロマイグ] 1 いてスパッター容器4中に基板7が備えられる。
などから構成されるプラズマ中で、基板表面近傍に存在
するアルゴンイオンは、通常高周波電力を印加した時に
、自己誘起される直流成分のマイナスのバイアス電位が
印加された基板に叩き込まれる。つまり、印加した高周
波電圧により基板近傍に作り出される高周波電界により
アルゴンイオンと電子が励起されるが、質量が電子より
極めて大であるアルゴンイオンは高周波電界の変化に追
従できないため、結局基板は直流的に負のバイアス電位
に保たれることになる。このバイアス電位により加速さ
れたアルゴンは膜に注入されるが金属原子中に殆どが溶
解しないため微小な気泡や欠陥を形成すると考えられ、
膜の成長を妨げ、結晶性良好な膜が得られないことが知
られている。従って、この不具合を解消するために、基
板を充分高温に保持すると膜中のアルゴン含有量を低下
させることができる。したがって、アルゴンに起因する
欠陥なとを介してエレクトロマイグ] 1 いてスパッター容器4中に基板7が備えられる。
8は通常13.56M)−1zの高周波を発生し、基板
7にマイナスの電位を誘起せしめる高周波電源である。
7にマイナスの電位を誘起せしめる高周波電源である。
なお、配線層は通電絶縁膜の」―に形成されるために高
周波により絶縁膜表面に電位を加える必要がある。配線
層を導体の上に形成する場合は直流電源を使用すること
もできる。9は基板7と電源8との回路定数をマツチン
グするチューニング回路である。10は基板7を支持し
かつ高周波電流の通路となる基板ホルダーである。
周波により絶縁膜表面に電位を加える必要がある。配線
層を導体の上に形成する場合は直流電源を使用すること
もできる。9は基板7と電源8との回路定数をマツチン
グするチューニング回路である。10は基板7を支持し
かつ高周波電流の通路となる基板ホルダーである。
11は基板を400℃以上に加熱する高温ヒーターであ
る。なお、スパッター容器4内は排気されているために
、単に高温ヒーター11で基板7を加熱すると加熱効率
が劣ることがあるから、基板ホルダー10の空胴部内に
アルゴンガスを送入し、アルゴンガスを高温ヒーター1
1で加熱し、加熱されたアルゴンガスで基板7を加熱す
ると、効率を高めることがてきる。なお、加熱効率が良
好な場合は、アルゴンガスは熱媒体に使用せず、スパッ
ター用ガスとしてのみ使用できるのはレーションが起こ
ることがなくなり、配線寿命が長く、且つ下地段差に対
する被覆形状の優れた配線を形成することがてきる。
る。なお、スパッター容器4内は排気されているために
、単に高温ヒーター11で基板7を加熱すると加熱効率
が劣ることがあるから、基板ホルダー10の空胴部内に
アルゴンガスを送入し、アルゴンガスを高温ヒーター1
1で加熱し、加熱されたアルゴンガスで基板7を加熱す
ると、効率を高めることがてきる。なお、加熱効率が良
好な場合は、アルゴンガスは熱媒体に使用せず、スパッ
ター用ガスとしてのみ使用できるのはレーションが起こ
ることがなくなり、配線寿命が長く、且つ下地段差に対
する被覆形状の優れた配線を形成することがてきる。
従来の低温て成長された膜と本発明の高温て成長された
膜を比較すると、温度以外のスパッター条件が同じ場合
後者が前者よりアルゴン含有量が少なく、且つ結晶粒が
大きいという点で明瞭な相異が認められる。
膜を比較すると、温度以外のスパッター条件が同じ場合
後者が前者よりアルゴン含有量が少なく、且つ結晶粒が
大きいという点で明瞭な相異が認められる。
以下、実施例によりさらに詳しく本発明を説明する。
[実施例]
第2図はスパッター装置の概略図を示す。
図中、1はマグネトロンスパンター用のDC電源であり
、電圧は通常−400〜−500Vである。2はプラズ
マをターゲットに集中させるための磁石である。3はア
ルミニウムどのターゲットである。これら1.2.3は
何れもマグネトロンスパッターにおいて公知のものであ
る。4は、アルゴンガスの入口5と出口6を備えたスパ
ッター容器である。ターゲフト3と対向する位置にお当
然である。
、電圧は通常−400〜−500Vである。2はプラズ
マをターゲットに集中させるための磁石である。3はア
ルミニウムどのターゲットである。これら1.2.3は
何れもマグネトロンスパッターにおいて公知のものであ
る。4は、アルゴンガスの入口5と出口6を備えたスパ
ッター容器である。ターゲフト3と対向する位置にお当
然である。
又、加熱方式としては、基板ホルタ−10に直接通電し
、基板ホルダー10をヒーターとして使用することもで
き、種々の方法が可能である。
、基板ホルダー10をヒーターとして使用することもで
き、種々の方法が可能である。
実施例 1
本発明者が行なった実験の中でAr−2,0%Cuの例
を説明する。
を説明する。
基板7を乗せている加熱電極部11の温度を200℃に
固定して、基板7の温度が200℃に達するまで保持を
行ない、スパッター電力131aw、スパッター時間3
5sec、アルゴン ガス流量80secmの条件でス
パッターを行なった。基板にかける負の直流電圧(バイ
アス電圧)を大きくしていくと、第1図くイ)に示され
るように膜中に取り込まれるアルゴンの量は増加してい
く。ここで、膜中Ar濃度の測定は、螢光X線分析法に
よって行なった。即ち、−次X線照射によって発生した
Arのにα線の強度を測定した。
固定して、基板7の温度が200℃に達するまで保持を
行ない、スパッター電力131aw、スパッター時間3
5sec、アルゴン ガス流量80secmの条件でス
パッターを行なった。基板にかける負の直流電圧(バイ
アス電圧)を大きくしていくと、第1図くイ)に示され
るように膜中に取り込まれるアルゴンの量は増加してい
く。ここで、膜中Ar濃度の測定は、螢光X線分析法に
よって行なった。即ち、−次X線照射によって発生した
Arのにα線の強度を測定した。
図中縦軸は、単位時間毎に測定されるA r Ka線の
強度(cps=coont Her 5econd)で
ある。温度を500°Cにした場合には、同図に示され
るように膜中アルゴン量はバイアス電圧に依らず極めて
少ない。なお、ここでのバイアス電圧は基板にかけた高
周波電力によって誘起された直流電圧成分を指す。又、
この評価と並行して、配線の通電加速試験を行なった時
の配線の平均寿命(旦can−TimeTo−Fail
ure:1tTf’)について調べた結果を、表1に示
す。この時の、評価条件は下記の通っである。
強度(cps=coont Her 5econd)で
ある。温度を500°Cにした場合には、同図に示され
るように膜中アルゴン量はバイアス電圧に依らず極めて
少ない。なお、ここでのバイアス電圧は基板にかけた高
周波電力によって誘起された直流電圧成分を指す。又、
この評価と並行して、配線の通電加速試験を行なった時
の配線の平均寿命(旦can−TimeTo−Fail
ure:1tTf’)について調べた結果を、表1に示
す。この時の、評価条件は下記の通っである。
○ サンプル寸法。配線層の膜厚 1μ幅 2μ
長さ 800μ
○ 加速条件・通電した電流密度
2、 0XIO’ 入/sq、cmザンプル
温度 200°C ○ 不良の判定:初期抵抗値の2倍になった時点をもっ
て断線不良とする。
温度 200°C ○ 不良の判定:初期抵抗値の2倍になった時点をもっ
て断線不良とする。
不良時間の分布がワイブル型
の分布に従っていると仮定し
てMTF値(時間)を求めた。
μmであった。
図中、12はバイポーラ)・ランジスタなどの素子が形
成されている半導体基板、13はSiO2,14はAρ
配線層である。同様の参照符号を用いる第4図は基板温
度が200°Cでバイアス電圧が一400■の場合の被
覆形状を示す。
成されている半導体基板、13はSiO2,14はAρ
配線層である。同様の参照符号を用いる第4図は基板温
度が200°Cでバイアス電圧が一400■の場合の被
覆形状を示す。
この場合は、温度が低いために、アルミニウムの軟化が
少なく、塑性流動による平坦化が罪著でない。したがっ
て、ステップカバレジが第3図に比べて劣る。
少なく、塑性流動による平坦化が罪著でない。したがっ
て、ステップカバレジが第3図に比べて劣る。
次に、バイアス−600Vと一定にして、加熱電極部の
温度を200℃から500℃迄変えて膜中アルゴン量を
測定した結果を第1図(ロ)に示す。これから、400
℃以上では膜中に殆どアルゴンが含まれていないことが
分かる。配線の平均寿命については、400°C以下で
はMTFが50〜100時間であるのに対して、400
℃以上では1000時間と大きな差が見られた。
温度を200℃から500℃迄変えて膜中アルゴン量を
測定した結果を第1図(ロ)に示す。これから、400
℃以上では膜中に殆どアルゴンが含まれていないことが
分かる。配線の平均寿命については、400°C以下で
はMTFが50〜100時間であるのに対して、400
℃以上では1000時間と大きな差が見られた。
実施例 2
次に、W配線の実験例を説明する。
表 1 (通電試験結果)
基板益渡1℃上
べ不1ス(V) 200 5000 3
6頷1ull 1300龍200 50
1E 400 30、IIB
990時口600 50時目間
1080[IB配線のエレクトロマイグレーション
の平均寿命(MTF)は、基板温度が低い時にはバイア
ス電圧をかけることにより、−桁程度短くなるが、高温
の場合にはバイアス電圧の影響を受けないことが表1か
ら明らかである。
6頷1ull 1300龍200 50
1E 400 30、IIB
990時口600 50時目間
1080[IB配線のエレクトロマイグレーション
の平均寿命(MTF)は、基板温度が低い時にはバイア
ス電圧をかけることにより、−桁程度短くなるが、高温
の場合にはバイアス電圧の影響を受けないことが表1か
ら明らかである。
更に、温度500°Cの条件ては下地段差に対する被覆
形状は優れていて、バイアスが−400〜−600Vの
時には、第4図に示すように平坦な形状が得られた。こ
の場合、絶縁膜窓部の高さは0..8〜1.○J/m、
直径は0.5〜0.8】 6 Wターゲット(第2図、3)にパワーが7KWのDC電
圧を印加し、200WのRFパワーを基板に加えた時、
基板7に一1000Vのバイアス電位が発生した。基板
7の温度は450℃とした。直径16μmのバイアホー
ルを有するPSGWを被着した基板上に膜厚0.5μm
のW膜を形成した。Arガスの流量は40secmであ
った。
形状は優れていて、バイアスが−400〜−600Vの
時には、第4図に示すように平坦な形状が得られた。こ
の場合、絶縁膜窓部の高さは0..8〜1.○J/m、
直径は0.5〜0.8】 6 Wターゲット(第2図、3)にパワーが7KWのDC電
圧を印加し、200WのRFパワーを基板に加えた時、
基板7に一1000Vのバイアス電位が発生した。基板
7の温度は450℃とした。直径16μmのバイアホー
ルを有するPSGWを被着した基板上に膜厚0.5μm
のW膜を形成した。Arガスの流量は40secmであ
った。
比較のために基板7にバイアス電位を印加しないでスパ
ッターを行なった。
ッターを行なった。
第5図にバイアス電位がない時のW膜14の被覆形状、
第6図にはバイアス電位が一1000Vの時のW[14
の被覆形状を各々示す。アルゴン含有量低減によるW配
線の信頼性の改善効果は500℃程度の基板温度ても認
められた。なお、図中15はPSGI摸である。
第6図にはバイアス電位が一1000Vの時のW[14
の被覆形状を各々示す。アルゴン含有量低減によるW配
線の信頼性の改善効果は500℃程度の基板温度ても認
められた。なお、図中15はPSGI摸である。
[発明の効果]
本発明は上述のように金属配線層を構成する薄膜を高温
高バイアスの条件でスパッターて形成するように構成
したから、アルゴンガスを膜中に殆ど含まず、配線寿命
が長い配線を形成することができる。特にアルミニウム
ニウム系の配線の場合には下地段差に対する被覆形状が
平坦な形状を得ることも可能となる。
高バイアスの条件でスパッターて形成するように構成
したから、アルゴンガスを膜中に殆ど含まず、配線寿命
が長い配線を形成することができる。特にアルミニウム
ニウム系の配線の場合には下地段差に対する被覆形状が
平坦な形状を得ることも可能となる。
したがって、本発明は、高集積度半導体装置の製造法に
極めて適している。
極めて適している。
第1図(イ)は基板の温度及びバイアス電圧による膜中
のアルゴン量を示すグラフ、第1図(ロ)は基板の温度
と膜中のAr量の関係を示すグラフ、 第2図はスパッター装置の概略図、 第3図は平坦化配線の模式図、 第4図は非平坦化配線模式図、 第5図は無バイアスで形成されたW配線の模式図、 第6図はバイアス下で形成されたW配線の模式図である
。 図中、3−ターゲット、7−基板、11−高温ヒーター
、12−半導体基板、14−配線層である。
のアルゴン量を示すグラフ、第1図(ロ)は基板の温度
と膜中のAr量の関係を示すグラフ、 第2図はスパッター装置の概略図、 第3図は平坦化配線の模式図、 第4図は非平坦化配線模式図、 第5図は無バイアスで形成されたW配線の模式図、 第6図はバイアス下で形成されたW配線の模式図である
。 図中、3−ターゲット、7−基板、11−高温ヒーター
、12−半導体基板、14−配線層である。
Claims (1)
- 【特許請求の範囲】 1、金属又は合金により構成される薄膜を、半導体装置
の基板上に該基板が負のバイアス電位の条件でかつ不活
性ガス中でのスパッターにより成膜する工程を含む半導
体装置の製造方法において、前記基板の温度が400℃
以上の条件でスパッターで成膜することを特徴とする半
導体装置の製造方法。 2、表面が段差を有する半導体基板上にアルミニウム又
はその合金により構成される薄膜を成膜する際に、基板
に印加される直流成分の負のバイアス電位の値が、40
0V以上の条件で成膜することを特徴とする請求項1記
載の半導体装置の製造方法。 3、表面が段差を有する半導体基板上にTi、W、Mo
、又はCuあるいはその合金、混合物もしくは化合物に
より構成される薄膜を成膜する際に、直流成分の負のバ
イアスの電位が、1000V以上の条件で成膜すること
を特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331157A JPH02178923A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
| EP19890313630 EP0376709A3 (en) | 1988-12-29 | 1989-12-28 | Method of producing a semiconductor device by metal sputtering |
| KR1019890020121A KR930010969B1 (ko) | 1988-12-29 | 1989-12-29 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331157A JPH02178923A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02178923A true JPH02178923A (ja) | 1990-07-11 |
Family
ID=18240511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331157A Pending JPH02178923A (ja) | 1988-12-29 | 1988-12-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0376709A3 (ja) |
| JP (1) | JPH02178923A (ja) |
| KR (1) | KR930010969B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06140359A (ja) * | 1991-04-19 | 1994-05-20 | Internatl Business Mach Corp <Ibm> | 金属層堆積方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1252056B (it) | 1991-11-22 | 1995-05-29 | St Microelectronics Srl | Procedimento per la realizzazione di contatti metallici ad alta stabilita' in un circuito integrato ad uno o piu' livelli di metallizzazione |
| US6033534A (en) * | 1992-05-20 | 2000-03-07 | Siemens Aktiengesellschaft | Method for producing an Al-containing layer with a planar surface on a substrate having hole structures with a high aspect ratio in the surface |
| JP3231900B2 (ja) * | 1992-10-28 | 2001-11-26 | 株式会社アルバック | 成膜装置 |
| US6155198A (en) * | 1994-11-14 | 2000-12-05 | Applied Materials, Inc. | Apparatus for constructing an oxidized film on a semiconductor wafer |
| CN119403138B (zh) * | 2024-12-31 | 2025-07-11 | 甬江实验室 | 半导体结构及其制备方法、芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069199B2 (ja) * | 1984-07-18 | 1994-02-02 | 株式会社日立製作所 | 配線構造体およびその製造方法 |
-
1988
- 1988-12-29 JP JP63331157A patent/JPH02178923A/ja active Pending
-
1989
- 1989-12-28 EP EP19890313630 patent/EP0376709A3/en not_active Withdrawn
- 1989-12-29 KR KR1019890020121A patent/KR930010969B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPH06140359A (ja) * | 1991-04-19 | 1994-05-20 | Internatl Business Mach Corp <Ibm> | 金属層堆積方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0376709A2 (en) | 1990-07-04 |
| EP0376709A3 (en) | 1990-10-10 |
| KR930010969B1 (ko) | 1993-11-18 |
| KR900010987A (ko) | 1990-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4895734A (en) | Process for forming insulating film used in thin film electroluminescent device | |
| US5175608A (en) | Method of and apparatus for sputtering, and integrated circuit device | |
| EP0297502B1 (en) | Method of and apparatus for sputtering | |
| EP0867525B1 (en) | Titanium nitride films | |
| US4364099A (en) | Tantalum thin film capacitor | |
| KR900005785B1 (ko) | 평탄성 박막의 제조방법 | |
| US11674216B2 (en) | Methods and apparatus for depositing aluminum by physical vapor deposition (PVD) with controlled cooling | |
| JPH0428791B2 (ja) | ||
| US8821697B2 (en) | Silver selenide sputtered films and method and apparatus for controlling defect formation in silver selenide sputtered films | |
| JPH02178923A (ja) | 半導体装置の製造方法 | |
| CN104505334B (zh) | 一种通过激光加热制作薄膜图案的方法 | |
| JPH0799739B2 (ja) | 金属薄膜の形成方法 | |
| RU2454481C2 (ru) | Способ получения составной мишени для распыления из сплава вольфрам-титан-кремний | |
| CN101271927A (zh) | 一种HfO2高介电常数薄膜电容器及其制备方法 | |
| JP3546019B2 (ja) | 成膜方法及び装置 | |
| JP3453325B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002030432A (ja) | スパッタリング装置およびスパッタリング方法 | |
| JPH10172923A (ja) | 半導体素子の金属配線形成方法 | |
| JP6799843B2 (ja) | Ru成膜方法、Ru成膜装置 | |
| JP2001118500A (ja) | 電界放射型電子源およびその製造方法 | |
| EP1576637A2 (en) | Field emission-type electron source and method of producing the same | |
| JPH0237963A (ja) | 通電加熱部材 | |
| JP3508651B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JPH05287518A (ja) | 薄膜形成法及び装置 | |
| RU2454482C2 (ru) | Способ получения составной мишени для распыления из сплава вольфрам-титан-рений |