JPH02178995A - 多層プリント基板の製造方法 - Google Patents

多層プリント基板の製造方法

Info

Publication number
JPH02178995A
JPH02178995A JP63332013A JP33201388A JPH02178995A JP H02178995 A JPH02178995 A JP H02178995A JP 63332013 A JP63332013 A JP 63332013A JP 33201388 A JP33201388 A JP 33201388A JP H02178995 A JPH02178995 A JP H02178995A
Authority
JP
Japan
Prior art keywords
printed circuit
solder
circuit board
double
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63332013A
Other languages
English (en)
Other versions
JPH0614598B2 (ja
Inventor
Osamu Teshigawara
勅使河原　治
Takeshi Nagamura
猛 永村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP63332013A priority Critical patent/JPH0614598B2/ja
Priority to US07/456,946 priority patent/US5031308A/en
Priority to ES89124088T priority patent/ES2069570T3/es
Priority to EP93118917A priority patent/EP0607532B1/en
Priority to EP93118943A priority patent/EP0607534B1/en
Priority to ES93118943T priority patent/ES2104023T3/es
Priority to DE68926055T priority patent/DE68926055T2/de
Priority to EP89124088A priority patent/EP0379736B1/en
Priority to ES93118917T priority patent/ES2085098T3/es
Priority to DE68921732T priority patent/DE68921732T2/de
Priority to DE68928150T priority patent/DE68928150T2/de
Priority to CA002006776A priority patent/CA2006776C/en
Priority to KR1019890020640A priority patent/KR940009175B1/ko
Publication of JPH02178995A publication Critical patent/JPH02178995A/ja
Publication of JPH0614598B2 publication Critical patent/JPH0614598B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は多層プリント基板の製造方法に関し、特に多層
プリント基板の層間導体接続及び層間接着に関するもの
である。
（従来の技術） 第２図は従来の多層プリント基板（−例として６４層プ
リント基板を示す）の製造方法を示す一実施例の断面図
を示す。
図において２１０は上部片面プリント基板、２１１は上
部片面プリント基板２１０上の銅箔層、２２０は下部片
面プリント基板、２２１は下部片面プリント基板２２０
上の銅箔層、２３０は内部両面プリント基板、２３１は
内部両面プリント基板２３０上の上部パターン、２３２
は内部両面プリント配線基板２３０上の下部パターン、
２４０は層間接着シート、２５０は層間接着層、２６０
はスルーホール、２６１は層間導通接続用スルーホール
を示す。
第２図（ａ）は接着前の構成を現わした断面で、内部両
面プリント基板２３０は銅箔から成る上部パターン２３
１、下部パターン２３２の厚さをスルーホール信頼性確
保のため、一般に７０μｍを使い、通常の両面プリント
基板と同様に、必要な両面パターンを形成したものであ
る。この両面プリント基板２３０の上下をプリプレグと
呼ばれる層間接着シート２４０を挟んで片面プリント配
線基板２１０．２２０を重ねる。この段階では片面プリ
ント配線基板２１０゜２２０の銅箔層２１．１．、２２
１はパターン化されていない。
又銅箔層２１１．２２１の厚さは製造からの制約はなく
一般に使われる１８〜３５μｍの銅厚さで十分である。
こうして重ねられたものの上下を後の加圧、加熱に耐え
得るステンレスなどの平板で挟み、例えばエポキシ樹脂
系では１７０°Ｃの加熱、３０ｋｇｆ／ｃｍ２の加圧で
約９０分間硬化させ層間接着を行う。この後第２図（ｂ
）に示すように層間導通接続のためにスルーホール下穴
２６０をあげる。
穴明は後は第２図（ｃ）に示すように通常の両面プリン
ト基板と同様にスルーホール内周面にメツキにより銅を
析出させ層間の導通な得て層間接続用スルーホール２６
１を完成させる。さらに上下銅箔層２１１．２２１はこ
の後パターン化されて、プリント配線基板が出来」−が
る。
（発明が解決しようとする課題） このように従来多層プリント基板において、層間の導体
接続を得る方法としてはスルーボールによる方法が用い
られている。従来方式では、多層化の層間接着を行った
後に層間の導通接続を取るだめのスルーホール形成を行
うため、スルーホール加工でのスメア不良、メツキやパ
ターニング処理にともなうウェット処理で内装導体に対
するしみこみでの悪影響がある。
（課題を解決するための手段） 本発明は積層する両面プリント基板の所望の対向する部
分にハンダバンプを設け、ハンダバンプ以外の部分にポ
リマー接着用絶縁層を介して加圧することにより、こう
した欠点を解決する方法を提供するものである。
（実施例） 本発明による４層プリント基板の一実施例を第１図に示
す。図において１１０は両面プリント基板、１．１１．
、１．１．２は両面プリント基板１１０上のパターン化
された銅箔層、１１３は両面プリント基板１１０上の両
面パターンを導通接続するためのスルーホール、１２０
は両面プリント基板、１．２１．１２２は両面プリント
基板〕２０」二のパターン化された銅箔層、１２３は両
面プリント基板１２０上の両面パターンを導通接続する
ためのスルーホール、１３０はハンダバンプ、１４０は
ハンダバンプ１３０の融点より低い硬化温度を持つポリ
マー接着用絶縁層、１３１はハンダバンプ融合部分、１
４１は絶縁接着層を示す。
第１図（ａ）において、両面プリント基板１１０゜１２
０はどちらも必要なスルーボール１．１．３．４２３や
銅箔層１１１．１１２．１２１．１２２を形成した通常
の両面プリント基板である。両面パターンを形成してい
る銅箔層１．１１．、１．１２．１．２１．１２２の厚
さは制約がなく通常用いられている１８〜３５μｍで十
分である。
この両面プリント基板１１０．１２０の対向する面の銅
箔層１１２．１２１上の導通接続箇所にハンダバンプ１
３０を例えばクリーム半田の印刷、ハンダリフローによ
り形成する。ハンダは一般的な共晶半田を用いる。次に
同じ対向する面のハンダバンプ以外の箇所全面にスクリ
ーン印刷でポリマー絶縁層１４０を形成し、バインダー
を飛ばした前硬化状態としておく。こうして得られた基
板を第１図（ａ）に示すようにバンプどうし向かい合わ
せて、上下を平らなステンレス板などで挟み、加圧しな
がら加熱する。条件は第一段階としてハンダ融点を越え
た温度２２０°Ｃ５２分程度のベーバフェーズソルダリ
フローを行う。第１−図（ｂ）で示すように、この時に
対向したハンダバンプ１３０は加圧のため押しつぶしな
がら融合しハンダバンプ融合部分１３１が得られる。ま
た、ポリマー絶縁層は温度上昇による粘度の低下と加圧
により互いに密着する。第二段階は引き続き約１時間温
度を１５０°Ｃに保ちポリマーの硬化を行わせ、絶縁接
着層１４１を得て上下基板の接着を完了する。以上の工
程に対し、例えばポリマー絶縁層１４０にグリーンシー
ト上の絶縁シートを用いても同様の効果は得られ、使用
するハンダも低温半田あるいは高温半田を使用できるこ
とは勿論である。
（発明の効果） 以上の工程により多層基板が得られるため、従来の多層
基板に見られる多層化後のスルーホール加工やバターニ
ングがないため、スルーホールで問題となるスメアやメ
ツキの為のウェット処理時の内装へのしみこみによる導
体への酸化などの悪影響等多層化後のトラブルが解決さ
れる。
【図面の簡単な説明】
第１図は本発明の一実施例として４層多層基板の製造工
程を示す断面図、第２図は従来技術による一実施例とし
て４層多層基板の製造工程を示す断面図である。 １１０、１２０・・・両面プリント基板、１１１．１１
２．１２１１、　、１２２．２１１．、２２１．２３１
．２３２・・・銅箔層、１１、、１２３．２６１・・・
スルーホール、１３０・・・ハンダバンプ、１３１・・
・ハンダバンプ融合部分、１４０・・・ポリマー接着用
絶縁層、１４１・・・絶縁接着層、２１０．２２０・・
片面プリント配線基板、２４０・・・層間接着シート、
２５０・・・層間接着層、２６０・・・スルーホール下
穴。 特許出願人　　日本無線株式会社 一

Claims (1)

    【特許請求の範囲】
  1. プリント基板を複数枚重ね合せる多層プリント基板にお
    いて、対向する双方の回路パターンを形成する銅箔層の
    任意の対向する箇所にハンダバンプを形成する手段と、
    その他の対向する全面にハンダ融点以下の硬化温度を持
    つポリマー絶縁層を形成する手段と、該対向面を重ね合
    せ、加圧しながら加熱してハンダを融合させる手段から
    成ることを特徴とする多層プリント基板の製造方法。
JP63332013A 1988-12-29 1988-12-29 多層プリント基板の製造方法 Expired - Fee Related JPH0614598B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP63332013A JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法
US07/456,946 US5031308A (en) 1988-12-29 1989-12-26 Method of manufacturing multilayered printed-wiring-board
ES89124088T ES2069570T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de una placa de conexionado impreso de multiples capas.
EP93118917A EP0607532B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
EP93118943A EP0607534B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES93118943T ES2104023T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de placa de cableado impreso multicapa.
DE68926055T DE68926055T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren einer mehrschichtigen Leiterplatte
EP89124088A EP0379736B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES93118917T ES2085098T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de un circuito impreso multicapa.
DE68921732T DE68921732T2 (de) 1988-12-29 1989-12-28 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE68928150T DE68928150T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren von einer mehrschichtigen Leiterplatte
CA002006776A CA2006776C (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
KR1019890020640A KR940009175B1 (ko) 1988-12-29 1989-12-29 다층 프린트기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63332013A JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02178995A true JPH02178995A (ja) 1990-07-11
JPH0614598B2 JPH0614598B2 (ja) 1994-02-23

Family

ID=18250166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63332013A Expired - Fee Related JPH0614598B2 (ja) 1988-12-29 1988-12-29 多層プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0614598B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553267U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高密度多層回路基板
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501370A (ja) * 1973-05-11 1975-01-08
JPS5155953A (ja) * 1974-11-11 1976-05-17 Hitachi Ltd Kantsusetsuzokukonaiga juten sareta tasopurintokairobantosono seiho
JPS5650598A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Multilayer board connected with molten solder
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501370A (ja) * 1973-05-11 1975-01-08
JPS5155953A (ja) * 1974-11-11 1976-05-17 Hitachi Ltd Kantsusetsuzokukonaiga juten sareta tasopurintokairobantosono seiho
JPS5650598A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Multilayer board connected with molten solder
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH0553267U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高密度多層回路基板
WO2007091582A1 (ja) * 2006-02-09 2007-08-16 Hitachi Chemical Company, Ltd. 多層配線板の製造法
US7870663B2 (en) 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
JP5012514B2 (ja) * 2006-02-09 2012-08-29 日立化成工業株式会社 多層配線板の製造法
JP2014216527A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 光照射モジュールおよび印刷装置

Also Published As

Publication number Publication date
JPH0614598B2 (ja) 1994-02-23

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US6010769A (en) Multilayer wiring board and method for forming the same
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
CN101069459B (zh) 多层印刷线路基板及其制造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP4040389B2 (ja) 半導体装置の製造方法
JP3903701B2 (ja) 多層回路基板とその製造方法
JP2003318545A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
KR20190124616A (ko) 인쇄회로기판 제조방법
US8794499B2 (en) Method for manufacturing substrate
JPH02178995A (ja) 多層プリント基板の製造方法
JP2542794B2 (ja) 配線板の製造方法
JP3926064B2 (ja) プリント配線基板及びプリント配線基板の製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP2006210766A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JPH0360097A (ja) 多層プリント配線基板の製造方法
JP2006313932A (ja) 多層回路基板とその製造方法
JP4803918B2 (ja) 多層配線基板の製造方法
JP2003198138A (ja) プリント配線基板の製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JP4058218B2 (ja) プリント配線基板の製造方法
JP5077801B2 (ja) 多層プリント配線板の製造方法
JPH04139894A (ja) 多層セラミック基板
JPH03101195A (ja) 多層プリント配線基板の接続方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees