JPH02179101A - 交差型マイクロストリップラインの結線方式 - Google Patents
交差型マイクロストリップラインの結線方式Info
- Publication number
- JPH02179101A JPH02179101A JP63331145A JP33114588A JPH02179101A JP H02179101 A JPH02179101 A JP H02179101A JP 63331145 A JP63331145 A JP 63331145A JP 33114588 A JP33114588 A JP 33114588A JP H02179101 A JPH02179101 A JP H02179101A
- Authority
- JP
- Japan
- Prior art keywords
- microstrip lines
- microstrip
- lines
- chip capacitor
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
１つのマイクロストリップライン上を直角状に交差する
マイクロストリップライン間を結線して線路を形成する
方式に関し、 交差結線されたマイクロストリップラインの電気的変動
を最小限に抑えることが出来る交差型マイクロストリッ
プラインの交差結線方式を提供することを目的とし、 直方体の外形を持ち第１の一対の対向面に平行の複数の
内部電極板を有し、第２の一対の対向面に一対の外部電
極を有し、一部の内部電極板が一方の外部電極に接続さ
れ他の内部電極板が他方の外部電極に接続されてなるチ
ップコンデンサを、第３の一対の対向面が誘電体基板と
平行になり、一方及び他方の外部電極がそれぞれ第２及
び第３のマイクロストリップライン上に載置されるよう
に配置し、チップコンデンサにより第２及び第３のマイ
クロストリップライン間を高周波的に結線するように構
成する。
マイクロストリップライン間を結線して線路を形成する
方式に関し、 交差結線されたマイクロストリップラインの電気的変動
を最小限に抑えることが出来る交差型マイクロストリッ
プラインの交差結線方式を提供することを目的とし、 直方体の外形を持ち第１の一対の対向面に平行の複数の
内部電極板を有し、第２の一対の対向面に一対の外部電
極を有し、一部の内部電極板が一方の外部電極に接続さ
れ他の内部電極板が他方の外部電極に接続されてなるチ
ップコンデンサを、第３の一対の対向面が誘電体基板と
平行になり、一方及び他方の外部電極がそれぞれ第２及
び第３のマイクロストリップライン上に載置されるよう
に配置し、チップコンデンサにより第２及び第３のマイ
クロストリップライン間を高周波的に結線するように構
成する。
本発明は、１つのマイクロストリップライン上を直角状
に交差するマイクロストリップライン間を結線して線路
を形成する方式に関する。
に交差するマイクロストリップライン間を結線して線路
を形成する方式に関する。
マイクロストリップラインを使用して形成している線路
を有する回路は、通常高性能で再現性のよいものが要求
される。
を有する回路は、通常高性能で再現性のよいものが要求
される。
このため、複数のマイクロストリップラインを用いて、
その間を交差結線させて線路を形成する場合、交差結線
したマイクロストリップライン間で一方が他方に影響を
与えると言う線路間干渉を少なくし、しかも結線するマ
イクロストリップライン間の結合インビーダンの変化を
小さくすることが必要となる。
その間を交差結線させて線路を形成する場合、交差結線
したマイクロストリップライン間で一方が他方に影響を
与えると言う線路間干渉を少なくし、しかも結線するマ
イクロストリップライン間の結合インビーダンの変化を
小さくすることが必要となる。
〔従来の技術〕
第３図は従来例を説明する図を示す。第３図に示す従来
例は、約１０ＧＨｚのマイクロ波帯で使用されるもので
、直角状に交差する１つの第１のマイクロストリップラ
インと、２つの第２．第３のマイクロストリップライン
３，４を用いて線路を形成する回路である。
例は、約１０ＧＨｚのマイクロ波帯で使用されるもので
、直角状に交差する１つの第１のマイクロストリップラ
インと、２つの第２．第３のマイクロストリップライン
３，４を用いて線路を形成する回路である。
この第１〜第３のマイクロストリップライン２〜４は、
例えば０．５〜２ｍｍの厚さのアルミナセラミックや溶
融石英等からなる基板ｌ上にストリップ導体からなるマ
イクロストリップラインを形成している。
例えば０．５〜２ｍｍの厚さのアルミナセラミックや溶
融石英等からなる基板ｌ上にストリップ導体からなるマ
イクロストリップラインを形成している。
そこで、第１のマイクロストリップライン２を跨がり直
角状に交差させる第２．第３のマイクロストリップライ
ン３．４間を結線する場合、従来例の１つの方式として
第３図に示すように金ワイヤ（又は金リボン）５で第１
のマイクロストリップライン２を跨がらせて、第２．第
３のマイクロストリップライン３，４間を結線する方式
が用いられている。
角状に交差させる第２．第３のマイクロストリップライ
ン３．４間を結線する場合、従来例の１つの方式として
第３図に示すように金ワイヤ（又は金リボン）５で第１
のマイクロストリップライン２を跨がらせて、第２．第
３のマイクロストリップライン３，４間を結線する方式
が用いられている。
（発明が解決しようとする課題）
上述のように、金ワイヤ（又は金リボン）５を用いて１
つのマイクロストリップライン２に対して直角状に跨が
らせ、直角ライン上の２つのマイクロストリップライン
３，４間を結線すると、この金ワイヤ（又は金リボン）
５のインダクタンス成分が結線された２つのマイクロス
トリップライン３．４のインピーダンスに効いて、結線
された２つのマイクロストリップライン３．４がインピ
ーダンス不整合となる可能性がある。
つのマイクロストリップライン２に対して直角状に跨が
らせ、直角ライン上の２つのマイクロストリップライン
３，４間を結線すると、この金ワイヤ（又は金リボン）
５のインダクタンス成分が結線された２つのマイクロス
トリップライン３．４のインピーダンスに効いて、結線
された２つのマイクロストリップライン３．４がインピ
ーダンス不整合となる可能性がある。
又、１つのマイクロストリップライン２を金ワイヤ（又
は金リボン）５で交差させることにより、金ワイヤ（又
は金リボン）５が交差するマイクロストリップライン２
に対する電気的干渉がより多くなる可能性がある。
は金リボン）５で交差させることにより、金ワイヤ（又
は金リボン）５が交差するマイクロストリップライン２
に対する電気的干渉がより多くなる可能性がある。
従って、これらが要因となりマイクロストリップライン
で形成される線路の電気的特性の変動が大きくなる。
で形成される線路の電気的特性の変動が大きくなる。
本発明は、交差結線されたマイクロストリップラインの
電気的変動を最小限に抑えることが出来る交差型マイク
ロストリップラインの交差結線方式を提供することを目
的とする。
電気的変動を最小限に抑えることが出来る交差型マイク
ロストリップラインの交差結線方式を提供することを目
的とする。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の実施例のブロック図中の２〜４は
第３図で説明したのと同様な第１〜第３のマイクロスト
リ・ンブライニ／であり、５０は直方体の外形を有する
チップコンデンサであり、 この直方体状のチップコンデンサ５０は第１の一対の対
向面に平行の複数の内部電極板（Ｃ）を有し、第２の一
対の対向面に一対の外部電極（ａ）、（ロ）を有し、一
部の内部電極板（Ｃ）が一方の外部電極に接続され他の
内部電極板（Ｃ）が他方の外部電極に接続されて構成さ
れ、 かかるチップコンデンサ５０を、第３の一対の対向面が
誘電体基板ｌと平行になり、一方及び他方の外部電極（
ａ）、 （ｂ）がそれぞれ第２及び第３のマイクロスト
リップライン３．４上に載置されるように配置し、チッ
プコンデンサ５０により第２及び第３のマイクロストリ
ップライン３，４間を高周波的に結線することにより、
本課題を解決するための手段とする。
第３図で説明したのと同様な第１〜第３のマイクロスト
リ・ンブライニ／であり、５０は直方体の外形を有する
チップコンデンサであり、 この直方体状のチップコンデンサ５０は第１の一対の対
向面に平行の複数の内部電極板（Ｃ）を有し、第２の一
対の対向面に一対の外部電極（ａ）、（ロ）を有し、一
部の内部電極板（Ｃ）が一方の外部電極に接続され他の
内部電極板（Ｃ）が他方の外部電極に接続されて構成さ
れ、 かかるチップコンデンサ５０を、第３の一対の対向面が
誘電体基板ｌと平行になり、一方及び他方の外部電極（
ａ）、 （ｂ）がそれぞれ第２及び第３のマイクロスト
リップライン３．４上に載置されるように配置し、チッ
プコンデンサ５０により第２及び第３のマイクロストリ
ップライン３，４間を高周波的に結線することにより、
本課題を解決するための手段とする。
（作 用〕
直方体状のチップコンデンサ５０と、第１のマイクロス
トリップライン２に対して直角ライン上に作成されてい
る第２．第３のマイクロストリンプライン３．４間を接
続する場合、第１のマイクロストリップライン２を交差
させる面積を小さくし、線路間の電気的干渉を減少させ
るために直方体状のチップコンデンサ５０内部を第１の
一対の対向面に平行の複数の内部電極板（Ｃ）を有し、
第２の一対の対向面に一対の外部電極（ａ）、 （ｂ）
を有し、一部の内部電極板（Ｃ）が一方の外部電極に接
続され他の内部電極板（Ｃ）が他方の外部電極に接続さ
せて構成する。
トリップライン２に対して直角ライン上に作成されてい
る第２．第３のマイクロストリンプライン３．４間を接
続する場合、第１のマイクロストリップライン２を交差
させる面積を小さくし、線路間の電気的干渉を減少させ
るために直方体状のチップコンデンサ５０内部を第１の
一対の対向面に平行の複数の内部電極板（Ｃ）を有し、
第２の一対の対向面に一対の外部電極（ａ）、 （ｂ）
を有し、一部の内部電極板（Ｃ）が一方の外部電極に接
続され他の内部電極板（Ｃ）が他方の外部電極に接続さ
せて構成する。
そして、このチップコンデンサ５０を第３の一対の対向
面が誘電体基板１と平行になり、一方及び他方の外部電
極（ａ）、 （ｂ）がそれぞれ第２及び第３のマイクロ
ストリップライン３．４上に載置されるように配置し、
チップコンデンサ５０により第２及び第３のマイクロス
トリップライン３．４間を高周波的に結線することによ
り、第２及び第３のマイクロストリップライン３．４間
のインピーダンス不整合が減少するため、マイクロスト
リップラインの電気的特性の変化を最小限に抑えること
が可能となる。
面が誘電体基板１と平行になり、一方及び他方の外部電
極（ａ）、 （ｂ）がそれぞれ第２及び第３のマイクロ
ストリップライン３．４上に載置されるように配置し、
チップコンデンサ５０により第２及び第３のマイクロス
トリップライン３．４間を高周波的に結線することによ
り、第２及び第３のマイクロストリップライン３．４間
のインピーダンス不整合が減少するため、マイクロスト
リップラインの電気的特性の変化を最小限に抑えること
が可能となる。
（実施例〕
以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明におけるチップコンデンサの構成例を説
明する図を示す。尚、企図を通じて同一符号は同一対象
物を示す。
明する図を示す。尚、企図を通じて同一符号は同一対象
物を示す。
第１図に示す本実施例の第１〜第３のマイクロストリッ
プライン２〜４は第３図で説明したようなアルミセラミ
ック等の基板１上に形成されているものとする。
プライン２〜４は第３図で説明したようなアルミセラミ
ック等の基板１上に形成されているものとする。
又、本実施例の第１〜第３のマイクロストリップライン
２〜４も第３図で説明したのと同様に約１０ＧＨｚのマ
イクロ波帯で使用されるものとする。
２〜４も第３図で説明したのと同様に約１０ＧＨｚのマ
イクロ波帯で使用されるものとする。
尚、第１図（Ａ）は本実施例の交差部分を上部より見た
図であり、第＊図（Ｂ）は全体の外観構成を示す図であ
る。
図であり、第＊図（Ｂ）は全体の外観構成を示す図であ
る。
本実施例に用いるチップコンデンサ５０は、集積化又は
集大成化されてなく、しかも表面実装に適するような構
造に作られたディスクリート部品の１つである。
集大成化されてなく、しかも表面実装に適するような構
造に作られたディスクリート部品の１つである。
そして、その構造は第２図に示すように直方体の両端を
電極（ａ）、 （ｂ）とし、外面を例えばセラミック（
ｄ）で覆い、その内部に複数枚の電極板（Ｃ）が面を規
定間隔をおいて重ねられている。
電極（ａ）、 （ｂ）とし、外面を例えばセラミック（
ｄ）で覆い、その内部に複数枚の電極板（Ｃ）が面を規
定間隔をおいて重ねられている。
もし、このチップコンデンサ５０を直方体の面側を第１
のマイクロストリップライン２に対して対応させる向き
にして交差させて、第２．３のマイクロストリップライ
ン３，４間を結線すると、結合面積及び交差面積が広く
なり、インピーダンスの変化を大きくする要因となる。
のマイクロストリップライン２に対して対応させる向き
にして交差させて、第２．３のマイクロストリップライ
ン３，４間を結線すると、結合面積及び交差面積が広く
なり、インピーダンスの変化を大きくする要因となる。
そこで、本実施例では、第１図（Ａ）及び（Ｂ）に示す
ように、チップコンデンサ５０の直方体の面倒を第１の
マイクロストリップライン２に対して垂直に立てて交差
させる。
ように、チップコンデンサ５０の直方体の面倒を第１の
マイクロストリップライン２に対して垂直に立てて交差
させる。
即ち、チップコンデンサ５０内部電極板（Ｃ）の面を第
１のマイクロストリップライン２に対して垂直に立てて
交差し、交差させたチップコンデンサ５０の電極（ａ）
及び（ｂ）を直線上にある第２．３のマイクロストリッ
プライン３，４と結線する。
１のマイクロストリップライン２に対して垂直に立てて
交差し、交差させたチップコンデンサ５０の電極（ａ）
及び（ｂ）を直線上にある第２．３のマイクロストリッ
プライン３，４と結線する。
これにより、第２，３のマイクロストリップライン３．
４間の結合面積及び第１のマイクロストリップライン２
との交差面積を小さくすることが可能となる。
４間の結合面積及び第１のマイクロストリップライン２
との交差面積を小さくすることが可能となる。
そのため、第１のマイクロストリップライン２と第２．
３のマイクロストリップライン３，４との線路間の電気
的干渉が減少し、更に、結線された第２，３のマイクロ
ストリップライン３，４間の結合インピーダンスの変化
を最小限に抑えることが可能となる。
３のマイクロストリップライン３，４との線路間の電気
的干渉が減少し、更に、結線された第２，３のマイクロ
ストリップライン３，４間の結合インピーダンスの変化
を最小限に抑えることが可能となる。
以上のような本発明によれば、マイクロストリップライ
ンの電気的特性の変化を最小限に抑えることが出来る。
ンの電気的特性の変化を最小限に抑えることが出来る。
第１図は本発明の詳細な説明する図、
第２図は本発明におけるチップコンデンサの構成例を説
明する図、 第３図は従来例を説明する図、 をそれぞれを示す。 図において、 ■は基板、 ２〜４は第１〜第３のマイクロストリップライン、５は
金ワイヤ（金リボン）、 ５０はチップコンデンサ、 木登 日月（二あけろチップコンテ゛ンブ／７衰牟戚脅
“ｊを＄先朗すう区 第 テ Δ（イご８月グ 実方色脅Ｉ 客先９月 襲Ｅつ第 １
図
明する図、 第３図は従来例を説明する図、 をそれぞれを示す。 図において、 ■は基板、 ２〜４は第１〜第３のマイクロストリップライン、５は
金ワイヤ（金リボン）、 ５０はチップコンデンサ、 木登 日月（二あけろチップコンテ゛ンブ／７衰牟戚脅
“ｊを＄先朗すう区 第 テ Δ（イご８月グ 実方色脅Ｉ 客先９月 襲Ｅつ第 １
図
Claims (1)
- 【特許請求の範囲】 誘電体基板（１）上に第１のマイクロストリップライ
ン（２）を挟んで設けられた第２及び第３のマイクロス
トリップライン（３，４）間の交差結線方式において、 直方体の外形を持ち、第１の一対の対向面に平行の複数
の内部電極板（（ｃ））を有し、第２の一対の対向面に
一対の外部電極（（ａ），（ｂ））を有し、一部の内部
電極板（（ｃ））が一方の外部電極に接続され他の内部
電極板（（ｃ））が他方の外部電極に接続されてなるチ
ップコンデンサ（５０）を、第３の一対の対向面が前記
誘電体基板（１）と平行になり、一方及び他方の該外部
電極（（ａ），（ｂ））がそれぞれ第２及び第３のマイ
クロストリップライン（３，４）上に載置されるように
配置し、 該チップコンデンサ（５０）により前記第２及び第３の
マイクロストリップライン（３，４）間を高周波的に結
線することを特徴とする交差型マイクロストリップライ
ンの結線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331145A JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331145A JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02179101A true JPH02179101A (ja) | 1990-07-12 |
| JP2903112B2 JP2903112B2 (ja) | 1999-06-07 |
Family
ID=18240377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331145A Expired - Fee Related JP2903112B2 (ja) | 1988-12-29 | 1988-12-29 | 交差型マイクロストリップラインの結線方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2903112B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974453U (ja) * | 1972-10-16 | 1974-06-27 | ||
| JPS50106550A (ja) * | 1974-01-29 | 1975-08-22 | ||
| JPS6280316U (ja) * | 1985-11-07 | 1987-05-22 |
-
1988
- 1988-12-29 JP JP63331145A patent/JP2903112B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4974453U (ja) * | 1972-10-16 | 1974-06-27 | ||
| JPS50106550A (ja) * | 1974-01-29 | 1975-08-22 | ||
| JPS6280316U (ja) * | 1985-11-07 | 1987-05-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2903112B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0530344Y2 (ja) | ||
| JPS61208902A (ja) | Ｍｉｃ型誘電体フイルタ | |
| US5196813A (en) | Dielectric filter having a single multilayer substrate | |
| US7242266B2 (en) | Distributed interconnect | |
| US20070035363A1 (en) | Electromagnetic delay line inductance element | |
| JPH02179101A (ja) | 交差型マイクロストリップラインの結線方式 | |
| US3723914A (en) | Lumped constant quadrature coupler with improved parasitic suppression | |
| US6037845A (en) | RF three-way combiner/splitter | |
| EP0293013B1 (en) | Lumped element circulator having a conductive pedestal frame structure | |
| JPH0191502A (ja) | 誘電体共振器 | |
| US4649356A (en) | Compactly constructed electromagnetic delay line | |
| JPS6313401A (ja) | 高周波伝送路の接続回路 | |
| JPH04117702A (ja) | ハイブリッド集積回路接続装置 | |
| JP2529778Y2 (ja) | マイクロ波集積回路 | |
| JPH01198804A (ja) | メアンダ線路 | |
| JPH0725601U (ja) | 電子部品 | |
| KR200157441Y1 (ko) | 점퍼용칩 | |
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JPS62189807A (ja) | Ｌｃフイルタ− | |
| US20030137812A1 (en) | Surface mount typed electronic circuit of small size capable of obtaining a high-Q | |
| JPH02121320A (ja) | 複合金属化コンデンサ | |
| JPS62206860A (ja) | 超高周波素子用パツケ−ジ | |
| EP1408576A1 (en) | Band-pass filter | |
| JPH01141402A (ja) | マイクロ波集積回路装置 | |
| JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |