JPS6045044A - Ｉｃパツケ−ジ - Google Patents

Ｉｃパツケ−ジ

Info

Publication number
JPS6045044A
JPS6045044A JP58152702A JP15270283A JPS6045044A JP S6045044 A JPS6045044 A JP S6045044A JP 58152702 A JP58152702 A JP 58152702A JP 15270283 A JP15270283 A JP 15270283A JP S6045044 A JPS6045044 A JP S6045044A
Authority
JP
Japan
Prior art keywords
internal wiring
chip
conductor
package
strip line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58152702A
Other languages
English (en)
Inventor
Hiroichi Murase
村瀬　博一
Tamio Tomosugi
友杉　民夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58152702A priority Critical patent/JPS6045044A/ja
Publication of JPS6045044A publication Critical patent/JPS6045044A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＩＣチップを収納するパッケージ、特に高周
波域で動作するＩＣチ、プを収納するに適したＩＣパッ
ケージに関する。
一般のセラミックパッケージ集伊回路では、第１図に示
すように、ＩＣチップ４は、ＩＣ，＜ツケージのパッケ
ージ基板１の上面中央間みに固着され、凹み周辺の平坦
部にメタライズされた導体２の一端とポンディング線５
により接続され、導体２の他端は外部リード３に接続さ
れ、キャップ６で蓋をして気密封止されて−・る。この
ような集積回路において、従来は、ＩＣチップ４と夕１
部リード３との間にある導体（以下内部配線と（・５）
２につ（・ては、高周波域におけるインピーダンス等を
特に考慮したものはｉｔとんどη、かっ７こ。内部配線
２のメタライズパターンも、細（・もの、太（・もの、
また、テーバ状のものなど様々で、インピーダンスとし
ては全く不揃いであった。その結果、高周波域において
は、ＩＣチップとＴＣ夕４部回路間にお（・てインピー
ダンスの平爪−合を生じ、反射による損失が増加し、周
波数特性劣化の原因とムっていた。
本発明の目的は、収納したＩＣグツズとＩＣクト部回路
間のインピーダンスの不整合をたくりことのできるＩＣ
パッケージを提供するにある。
本発明のＩＣパッケージは、ＩＣチップと夕１部リード
との間の内部配線を、収納するＩＣヲソプと外部回路の
入出力インピーダンスに等しい特性インピーダンスをも
つストリップライン構造としている。よって、内部配線
のチップの動作特性に及ぼす影響が軽減される。
つぎに本発明を実施例により説明する。
第２図は本発明の一実施例のＩＣパッケージを用いた集
積回路の断面図、第３図は、第２図に示す集積回路のキ
ャップを除いて示した平面図である。第２図において、
ポンディング線５と外部リード３間を接続する内部配線
２の下部に誘電体８を介して導電体７を設ける。導電体
７を接地することにより、内部配線２と導電体７とでス
トリップラインを構成する。内部配線２の巾（Ｗ）及び
誘電体８の厚さくｈ）は、ＩＣチップ及びＩＣ外部回路
の入出力インピーダンスに適合するよう決める。例えば
、誘電体８にアルミナセラミ、りを使用し、インピーダ
ンス５０Ωのストリップラインとするためには、Ｗ／ｈ
Ｔｈｌとする。導電体７は、第３図のようにすべての内
部配線２の下部全面に設けられ、すべての内部配線がス
トリップラインとして構成される。
第４図は、本発明の第２の実施例に係る集積回路のキャ
ップを取り除いた平面図であり、導電体９は内部配線２
のうち、一部の内部配線の下部に設けられ、特定の内部
配線がストリップラインとして構成されたものである。
なお、上記実施例では、水平方向に外部リードを出した
パッケージについて示しているが、外部リードが下方に
出るパッケージにつ（・ても、本発明を実施できる。
本発明は以上説明したように、内部配線をストリップラ
イン構造にすることにより、内部配線による高周波域で
のインピーダンス不整合が軽減され、内部配線がチップ
の特性に与える影響を軽減するという効果がある。
【図面の簡単な説明】
第１図は従来のＩＣパッケージにＩＣチップを収納した
集積回路の断面図、第２図は本発明の一実施例にＩＣチ
、プを収納した集積回路の断面図、第３図は第２図の集
積回路のキャップを取り除（・た状態の部分平面図、第
４図は本発明の第２の実施例に係る集積回路のキ１ヤッ
プをを除（・た状態の部分平面図である。 ｌ、１１・・・・・・パッケージ基板、２・・・・・・
内部配線、３・・・・・・外部リード、４・・・・・・
ＩＣチップ、５・・・・・・ボンディング線、６・・・
・・・キャップ、７・・・・・・締型体層、８．９・・
・・・・ストリップライン接地導電体。 代理人　弁理士　内　原　晋

Claims (1)

    【特許請求の範囲】
  1. ＩＣチップを固着するパッケージ基板と、前記ＩＣチッ
    プと導ｔ１接続される外部リードとを備えたＩＣパッケ
    ージにおいて、前記ＩＣグツズと外部リードとの間の配
    線が所望する一定インピーダンスのストリップラインで
    形成されて（・ることを特命とするＩＣパッケージ。
JP58152702A 1983-08-22 1983-08-22 Ｉｃパツケ−ジ Pending JPS6045044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58152702A JPS6045044A (ja) 1983-08-22 1983-08-22 Ｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58152702A JPS6045044A (ja) 1983-08-22 1983-08-22 Ｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6045044A true JPS6045044A (ja) 1985-03-11

Family

ID=15546276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58152702A Pending JPS6045044A (ja) 1983-08-22 1983-08-22 Ｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6045044A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128549A (ja) * 1985-11-29 1987-06-10 Nec Corp Ｉｃパツケ−ジ
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
EP0524763A3 (ja) * 1991-07-22 1994-02-16 Motorola Inc

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128549A (ja) * 1985-11-29 1987-06-10 Nec Corp Ｉｃパツケ−ジ
JPS62179135A (ja) * 1986-01-31 1987-08-06 Mitsubishi Electric Corp マイクロ波装置モジユ−ル
EP0524763A3 (ja) * 1991-07-22 1994-02-16 Motorola Inc

Similar Documents

Publication Publication Date Title
US4725878A (en) Semiconductor device
JPH0812887B2 (ja) 高速集積回路パツケ−ジ
JPH0321089B2 (ja)
JPH0325082B2 (ja)
JPH0766949B2 (ja) Ｉｃパッケージ
JPH07297609A (ja) 半導体装置
JPS6045044A (ja) Ｉｃパツケ−ジ
JP3157547B2 (ja) 半導体パッケージ
JPH01143502A (ja) マイクロ波集積回路
JPH02159753A (ja) 半導体装置
JPS595640A (ja) 半導体装置
JPH02140969A (ja) 半導体集積回路装置
JP2541336B2 (ja) 集積回路装置の接続方法
JPS6348129Y2 (ja)
JPH01212456A (ja) 半導体装置用パッケージ
JPS6142149A (ja) 半導体装置
JPH071844Y2 (ja) 集積回路パツケ−ジ
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPH05218102A (ja) 内部整合回路を有する電界効果トランジスタ
JPH0427170Y2 (ja)
JPH03110768A (ja) 配線パターン接続用チップ
JPS61288446A (ja) 高速ｉｃパツケ−ジ構造
JP2966613B2 (ja) 高周波用半導体パッケージ
JPH066512Y2 (ja) 集積回路パツケ−ジ
JP2846987B2 (ja) 高周波用半導体装置