JPH02180425A - タイマ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は汎用ディジタル回路において、外部からのパル
ス人力により起動し、ある一定レベルの信号を起動時よ
り一定時間の間だけ外部へ出力するタイマ回路に関する
。

〔従来の技術〕

従来、この種のタイマ回路として、第３図（ａ）に示す
ように、単安定マルチパイプレーク１１に抵抗１２とコ
ンデンサ１３を接続したものが提案されている。この回
路では、同図（ｂ）のタイムチャートのように、タイマ
セット信号Ｓｓに対して抵抗１２の抵抗値Ｒと、コンデ
ンサ１３の容量Ｃで決まる時定数Ｔ＝ＣＲの間だけタイ
マ出力Ｔ。

を駆動させることができる。

また、第４図（ａ）に示すように、タイマセ・ント信号
Ｓ、でタイマ出力Ｔ０を駆動状態にするフリップフロッ
プ２２に対してタイマリセット信号Ｓ□を出力するカウ
ンタ２１を設け、水晶振動子２４を用いたクロックジェ
ネレータ２３で発生されるクロックＣＫをカウンタデー
タＤｃに基づいてカウンタ２１で計数し、この計数間だ
けフリ・ンプフロップ２２を動作させる回路も提案され
ている。この回路では、同図（ｂ）のように、タイマセ
ット信号Ｓ、でタイマ出力Ｔ０が出力され、カウンタ２
１の計数が完了してタイマリセット信号Ｓ＋ｔが出力さ
れたときにタイマ出力Ｔ０を停止することができる。

〔発明が解決しようとする課題〕

上述した従来のタイマ回路では、トランジスタ。

ダイオード等による半導体部と、抵抗、コンデンサ、水
晶振動子による受動素子部に構成が分かれ、半導体部は
ＩＣの集積技術により容易に集積化が可能であるが、受
動素子はこれら半導体部に外付けして実装する場合が多
いため、実装面積が大きくなり、実装密度の向上や装置
の小型化の障害になる。

このため、ハイブリッドＩＣ化技術により受動素子を半
導体素子と共に１つのＩＣパッケージ内にまとめること
も可能であるが、半導体素子のみにより構成されるモノ
リシックＩＣに比較して製造方法が複雑になるという問
題がある。

また、水晶振動子をプリント基板上に実装した場合、水
晶振動子及び発振器からの出力信号パターンが他の信号
パターンに雑音として影響を与えるという問題もある。

本発明は実装密度を向上し、かつ装置の小型化を図るこ
とを可能にしたタイマ回路を提供することを目的とする
。

〔課題を解決するための手段〕

本発明のタイマ回路は、奇数個のインバータを存してク
ロッ々を発振するリングオシレータと、このリングオシ
レータからのクロックを外部からのタイマセット信号に
よりカウント開始し、所定数カウントした後にタイマリ
セット信号を出力するカウンタと、前記タイマセット信
号によりタイマ出力をセットし、前記カウンタからのタ
イマリセット信号によりタイマ出力をリセットするフリ
ップフロップとを備えている。

〔作用〕

上述した構成では、リングオシレータ、カウンタ、及び
フリップフロップを全てモノリシックＩＣで構成でき、
外付は部品を不要にし、構成の単純化を実現する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）は本発明の第１実施例の回路図である。こ
のタイマ回路は、カウンタ１．フリップフロップ２．リ
ングオシレータ３で構成されている。

カウンタ１は、タイマセット信号ｓ３により起動し、リ
ングオシレータ３から供給されるクロックＣＫを設定さ
れたカウンタデータＤＣに基づいて１回カウントし、カ
ウントしたときにフリップフロップ２に対してタイマリ
セット信号ＳＲを出力する。

カウンタデータＤｃはｍビットで構成され、カウントす
る回数（ｎ）を設定させる。この場合、カウンタデータ
Ｄ、は固定された値として回路を構成しておく方法、外
部から設定する方法のいずれも可能である。

フリップフロップ２はタイマセット信号Ｓ、が入力され
たときにタイマ出力Ｔ０を動作状態とし、カウンタ２か
らのタイマリセット信号ＳＲによりタイマ出力Ｔ０を非
動作状態とする。

リングオシレータ３はに個（ｋは奇数）のインバータ３
．〜３ｋから構成されてクロックＣＫを出力し、前記カ
ウンタ１に出力する。ここで、各インバータ３．〜３．
の平均伝播遅延時間をｔｄとすると、リングオシレータ
３の発振周波数ｆは、ｆ＝１／２に−Ｃｄ で与えられる。

したがって、この構成によれば、第１図（ｂ）にタイム
チャートを示すように、タイマセット信号Ｓｓによりフ
リップフロップ２はタイマ出力Ｔ０を動作状態とする。

これと同時にカウンタ１はリングオシレータ３からのク
ロックＣＫのカウントを開始する。このカウント数はカ
ウントデータＤ。

によって設定される数であることは言うまでもない。そ
して、所要数のカウントが完了した時点でタイマリセッ
ト信号ＴＲをフリップフロップ２に出力し、タイマ出力
Ｔ。を非動作状態とする。

この結果、タイマセット人力Ｔ、からタイマリセット信
号Ｔｉ０間のタイマ出力によるタイマ動作が実現される
。このタイマ時間Ｔは、Ｔ＝２に−ｔｄ−ｎ で与えられる。

なお、この回路では、カウンタ１がクロックＣＫをβ個
カウント時（１＜ｚ＜ｎ）したときに、再度タイマセッ
ト信号Ｓ、が入力された場合には、リトリガが可能であ
る。

第２図（ａ）は本発明の第２実施例の回路図である。こ
こでは、第１図（ａ）の回路にカウンタ４を追加してい
る。このカウンタ１はクロックＣＫを利用してタイマの
リファレンス信号Ｒ□、の時間を計測し、この時間に対
応するカウンタデータＤｃを前記カウンタ１に出力する
ように構成している。

また、リファレンス信号ＲＲＥＦをインバータ６を通し
てアンド回路５に加え、このアンド回路５によってタイ
マセット信号Ｓ、の入力を制御するように構成している
。ただし、リファレンス信号Ｓ　ＩＩＥＦはクロックの
周期より十分に長い必要がある。

この構成によれば、タイマセット信号Ｓ、はりファレン
ス信号ＲＲＥＦが入力されていないときにのみカウンタ
１．フリップフロップ２に人力される。そして、装置起
動時、或いはタイマ値を変更する場合に、カウンタ４に
リファレンス信号Ｓ■。

を入力する。カウンタ４はリファレンス信号ＲＲＥＦの
入力時間をクロックＣＫの計数を行うことにより測定し
、これをカウンタデータＤｃとしてカウンタ１に与えて
いる。

したがって、タイマ回路の出力時間はリファレンス入力
時間と同一クロック数分得られ、リングオシレータ３の
発振周波数に依存しないので、インバータ３．〜３に各
々の伝播遅延時間にばらつきがあっても、第１実施例に
比較して正確なタイマ出力Ｔ０が得られる。

〔発明の効果〕

以上説明したように本発明は、従来必要とされた抵抗、
コンデンサ、水晶振動子等の受動素子を用いずに半導体
素子のみでタイマ回路が構成できるので、モノリシック
ＩＣの集積化技術により１つのＩＣパッケージに収容可
能となる。これは、外部に受動素子を外付けした場合に
比べ、基板や装置の小型化が実現でき、かつハイブリッ
ドＩＣ化した場合に比較して製造工程が簡略化できる。

更に、外部からクロックを供給する必要がないので、他
の信号パターンに雑音を与え易いクロックの信号パター
ンを布設する必要がなく、装置の信頼性を向上させるこ
とができる。

また、リファレンス設定後、リファレンス入力時間と同
一のタイマ出力時間を正確に得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示しており、同図（ａ）
は回路図、同図（ｂ）はそのタイミングチャート図、第
２図は本発明の第２実施例を示しており、同図（ａ）は
回路図、同図（ｂ）はそのタイミングチャート図、第３
図は従来のタイマ回路の一例を示しており、同図（ａ）
は回路図、同図（ｂ）はそのタイミングチャート図、第
４図は従来のタイマ回路の他の例を示しており、同図（
ａ）は回路図、同図（ｂ）はそのタイミングチャート図
である。 １・・・カウンタ、２・・・フリップフロップ、３・・
・リングオシレータ、４ ６・・・インバータ、 夕、１２・・・抵抗、 ンタ、２２・・・フリ ジェネレータ、２ ・・・カウンタ、５・・・アンド回路、１１・・・単安
定マルチパイブレー １３・・・コンデンサ、２１・・・カウップフロップ、
２３・・・クロック ４・・・水晶振動子。 （ａ） （ｂ） μマ代−Ｊ匹５５ｓ ノイマ声力 第３ 図 第４ 図 （ａ） （ｂ） 夕Ｏ・、２ Ｃに 用１＝Ｊ１且几几 クイつルカ 一ゴー　　−１

Claims (1)

【特許請求の範囲】
1. １、奇数個のインバータを有してクロックを発振するリ
   ングオシレータと、このリングオシレータからのクロッ
   クを外部からのタイマセット信号によりカウント開始し
   、所定数カウントした後にタイマリセット信号を出力す
   るカウンタと、前記タイマセット信号によりタイマ出力
   をセットし、前記カウンタからのタイマリセット信号に
   よりタイマ出力をリセットするフリップフロップとを備
   えることを特徴とするタイマ回路。