JPH02181249A - 周辺制御装置 - Google Patents
周辺制御装置Info
- Publication number
- JPH02181249A JPH02181249A JP33559288A JP33559288A JPH02181249A JP H02181249 A JPH02181249 A JP H02181249A JP 33559288 A JP33559288 A JP 33559288A JP 33559288 A JP33559288 A JP 33559288A JP H02181249 A JPH02181249 A JP H02181249A
- Authority
- JP
- Japan
- Prior art keywords
- address line
- ram
- contents
- pkg
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101100027969 Caenorhabditis elegans old-1 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、情報処理に使用する周辺制御装置に関するも
のである。
のである。
従来の技術
従来、周辺制御装置において、自ＰＫＧのチャネル番号
の設定は、自ＰＫＧの実装される位置によってではなく
、自ＰＫＧ内に有するスイッチでＰＫＧ実装時にあらか
じめ設定してから使用する方法が採用されていた。
の設定は、自ＰＫＧの実装される位置によってではなく
、自ＰＫＧ内に有するスイッチでＰＫＧ実装時にあらか
じめ設定してから使用する方法が採用されていた。
発明が解決しようとする課題
しかしながら、上述した従来の周辺制御装置のチャネル
番号の設定方法は、人手によるスイ・・ｌチ設定により
行われるために、スイッチの誤設定によりチャネル番号
がダブル危険性があるという決意があった。
番号の設定方法は、人手によるスイ・・ｌチ設定により
行われるために、スイッチの誤設定によりチャネル番号
がダブル危険性があるという決意があった。
本発明は従来の上記実情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御装置を提供
することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な周辺制御装置を提供
することにある。
課題を解決するための手段
上記目的を達成する為に、本発明にｊ系る周辺制御装置
は、ＰＫＧを実装する位置により決定するＰＫＧの物理
アドレス線と、上記物理アドレス線を選択した時に出力
される物理ストローブ信号と、ＰＫＧの論理アドレスを
決定する論理ア！・レス線と、上記論理アドレス線が選
択された時に出力される論理ストローブ信号とを上記Ｐ
ＫＧに接続されるバス上に有し、上記物理アドレス線と
それに同期した上記物理ストローブ信号により自ＰＫＧ
がアクセスされた事が認識された時に自ＰＫＧ内のＲＡ
Ｍに上記論理アドレス線の内容を書き込む手段と、上記
物理アドレス線に同期した上記物理ストローブ信号が入
力されない時に、上記書き込む手段により書き込まれた
上記ＲＡＭの内容を読み出し上記論理ストローブ信号が
入力された時の論理アドレス線の値と比較する手段と、
上記比較する手段により上記ＲＡＭの内容と上記論理ア
ドレス線の値が一致した時に上記バス上に応答信号を返
す手段と、上記比較手段により上記ＲＡＭの内容と上記
論理アドレス線の値が不一致の時に上記バスに対する応
答を返さない手段と、上記ＰＫＧ内に上記ＲＡＭのバッ
ファ・・ノブ（ＢＡＣＫ ＵＰ）バッテリを有し上記Ｐ
Ｋ（’、の電源が切れても上記ＲＡ １４の内容が保持
される手段とを備えて構成される。
は、ＰＫＧを実装する位置により決定するＰＫＧの物理
アドレス線と、上記物理アドレス線を選択した時に出力
される物理ストローブ信号と、ＰＫＧの論理アドレスを
決定する論理ア！・レス線と、上記論理アドレス線が選
択された時に出力される論理ストローブ信号とを上記Ｐ
ＫＧに接続されるバス上に有し、上記物理アドレス線と
それに同期した上記物理ストローブ信号により自ＰＫＧ
がアクセスされた事が認識された時に自ＰＫＧ内のＲＡ
Ｍに上記論理アドレス線の内容を書き込む手段と、上記
物理アドレス線に同期した上記物理ストローブ信号が入
力されない時に、上記書き込む手段により書き込まれた
上記ＲＡＭの内容を読み出し上記論理ストローブ信号が
入力された時の論理アドレス線の値と比較する手段と、
上記比較する手段により上記ＲＡＭの内容と上記論理ア
ドレス線の値が一致した時に上記バス上に応答信号を返
す手段と、上記比較手段により上記ＲＡＭの内容と上記
論理アドレス線の値が不一致の時に上記バスに対する応
答を返さない手段と、上記ＰＫＧ内に上記ＲＡＭのバッ
ファ・・ノブ（ＢＡＣＫ ＵＰ）バッテリを有し上記Ｐ
Ｋ（’、の電源が切れても上記ＲＡ １４の内容が保持
される手段とを備えて構成される。
実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示す概念的ブロック構成図
である。
である。
第１図において、周辺制御部１１〕０は、ＲＡｉＡｌＩ
３）バ・ソテリ１１、比較回路１２．バス制御回路１３
、周辺制御回路１４により構成されている。又、周辺制
御部ｌθ（〕は、物理アドレス線１、物理ストローブ信
号２、論理ストローープ信号３、論理アドレス線４゜デ
ータ線５、応答信号６を有するバス３００を介して中央
処理装置２（）０に接続されている。
３）バ・ソテリ１１、比較回路１２．バス制御回路１３
、周辺制御回路１４により構成されている。又、周辺制
御部ｌθ（〕は、物理アドレス線１、物理ストローブ信
号２、論理ストローープ信号３、論理アドレス線４゜デ
ータ線５、応答信号６を有するバス３００を介して中央
処理装置２（）０に接続されている。
この様に構成された周辺制御部１００の動作は次の通り
である。
である。
中央処理装置２００よりバス３００上の物理アドレス線
１が駆動されるとともに、物理ストローブ信号２が入力
されると、バス制御回路１３は、ＲＡ旧０の内容の書き
換え動ｆヤである事を認識し、ＲＡＭ１１）を書き込み
モードにするとともに、書き込みストローブをＲＡＭｌ
０に出力する。 ＲＡ旧０は、書き込みストローブがバ
ス制御回路１３より入力されると、中央処理装置２００
より入力される論理アドレス線４の内容を書き込む。次
に、物理ストローブ信号２を非駆動状態にすると、バス
制御回路１３はＲＡＭ１０をリードモードに変更し、書
き込まれたＲＡＭｌ０の内容を出力する。バス制御回路
１３は、論理ストローブ信号３が入力された時に、ＲＡ
Ｍｌ０からの出力内容と論理アドレス線４の内容を比較
回路１２で比較し、ＲＡ旧１）からの出力内容と論理ア
ドレス線４の内容が等しい時には中央処理装置２１）Ｉ
）に対し、応答信号６を返すとともに、周辺制御回路１
４に対し、データ線５の内容を取り込むための起動パル
スを出力する４又、ＲＡ Ｍ １０からの出力内容と論
理アドレス線４の内容とが不一致の時には、バス制御回
路１３は、中央処理装置３１）ｌ：ｌに対する応答信号
６も、周辺制御回路１４に対する起動信号も発生せずに
動作を終了する。又、バッテリ１１により電源が切れて
もＲＡＩ４１０の内容は保持される。
１が駆動されるとともに、物理ストローブ信号２が入力
されると、バス制御回路１３は、ＲＡ旧０の内容の書き
換え動ｆヤである事を認識し、ＲＡＭ１１）を書き込み
モードにするとともに、書き込みストローブをＲＡＭｌ
０に出力する。 ＲＡ旧０は、書き込みストローブがバ
ス制御回路１３より入力されると、中央処理装置２００
より入力される論理アドレス線４の内容を書き込む。次
に、物理ストローブ信号２を非駆動状態にすると、バス
制御回路１３はＲＡＭ１０をリードモードに変更し、書
き込まれたＲＡＭｌ０の内容を出力する。バス制御回路
１３は、論理ストローブ信号３が入力された時に、ＲＡ
Ｍｌ０からの出力内容と論理アドレス線４の内容を比較
回路１２で比較し、ＲＡ旧１）からの出力内容と論理ア
ドレス線４の内容が等しい時には中央処理装置２１）Ｉ
）に対し、応答信号６を返すとともに、周辺制御回路１
４に対し、データ線５の内容を取り込むための起動パル
スを出力する４又、ＲＡ Ｍ １０からの出力内容と論
理アドレス線４の内容とが不一致の時には、バス制御回
路１３は、中央処理装置３１）ｌ：ｌに対する応答信号
６も、周辺制御回路１４に対する起動信号も発生せずに
動作を終了する。又、バッテリ１１により電源が切れて
もＲＡＩ４１０の内容は保持される。
発明の詳細
な説明したように１本発明の周辺制御部を採用すること
により、電源を投入し、 ＰＫＧが動ｆヤ状態で、自Ｐ
ＫＧのチャネル番号の設定を中央処理装置より設定可能
とするのに効果が得られる。
により、電源を投入し、 ＰＫＧが動ｆヤ状態で、自Ｐ
ＫＧのチャネル番号の設定を中央処理装置より設定可能
とするのに効果が得られる。
第１図は本発明の一実施例を示すプロ・ツク構成図であ
る。 ｌ・・・物理アドレス線、２・・・物理ストローブ信号
、３・・・論理ストローブ信号、４・・・論理アドレス
線、５・・・データ線、６・・・応答信号、１０・・・
ＲＡＭ 、１１・・・バッテリ、１２・・・比較回路、
１３・・・バス制御回路、１４・・・周辺制御回路、Ｉ
ＱＩ）・・・周辺制御部、２１：Ｉ １）・・・中央処
理装置、３００・・・バス
る。 ｌ・・・物理アドレス線、２・・・物理ストローブ信号
、３・・・論理ストローブ信号、４・・・論理アドレス
線、５・・・データ線、６・・・応答信号、１０・・・
ＲＡＭ 、１１・・・バッテリ、１２・・・比較回路、
１３・・・バス制御回路、１４・・・周辺制御回路、Ｉ
ＱＩ）・・・周辺制御部、２１：Ｉ １）・・・中央処
理装置、３００・・・バス
Claims (1)
- ＰＫＧを実装する位置により決定するＰＫＧの物理アド
レス線と、上記物理アドレス線を選択した時に出力され
る物理ストローブ信号と、ＰＫＧの論理アドレスを決定
する論理アドレス線と、上記論理アドレス線を選択した
時に出力される論理ストローブ信号とを上記ＰＫＧに接
続されるバス上に有し、上記物理アドレス線とそれに同
期した上記物理ストローブ信号により自ＰＫＧがアクセ
スされた事が認識された時に自ＰＫＧ内のＲＡＭに上記
論理アドレス線の内容を書き込む手段と、上記物理アド
レス線に同期した上記物理ストローブ信号が入力されな
い時に上記書き込む手段により書き込まれた上記ＲＡＭ
の内容を読み出し上記論理ストローブ信号が入力された
時の上記論理アドレス線の値と比較する手段と、上記比
較する手段により上記ＲＡＭの内容と上記論理アドレス
線の値とが一致した時に上記バス上に応答信号を返す手
段と、上記比較手段により上記ＲＡＭの内容と上記論理
アドレス線の値とが不一致の時に上記バスに対する応答
を返さない手段と、上記ＰＫＧ内に上記ＲＡＭのバック
アップバッテリを有し上記ＰＫＧの電源が切れても上記
ＲＡＭの内容が保持される手段とを有することを特徴と
した周辺制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33559288A JPH02181249A (ja) | 1988-12-29 | 1988-12-29 | 周辺制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33559288A JPH02181249A (ja) | 1988-12-29 | 1988-12-29 | 周辺制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181249A true JPH02181249A (ja) | 1990-07-16 |
Family
ID=18290311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33559288A Pending JPH02181249A (ja) | 1988-12-29 | 1988-12-29 | 周辺制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181249A (ja) |
-
1988
- 1988-12-29 JP JP33559288A patent/JPH02181249A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742452A (en) | Computer system including address driven program interrupt system | |
| JPH02181249A (ja) | 周辺制御装置 | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPH02170254A (ja) | 周辺制御装置 | |
| JPH0232440A (ja) | 記憶装置 | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPH0496840A (ja) | 半導体ファイルメモリ装置 | |
| JPS63225836A (ja) | 記憶装置 | |
| KR910010300A (ko) | 프로그래머블 콘트롤러의 제어부 | |
| JPS6269346A (ja) | 入出力制御装置のためのプログラム設定方法 | |
| JPH10162567A (ja) | メモリ判別装置 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| JPS5844649U (ja) | プリセツト機能付レジスタ | |
| JPS6138656U (ja) | 電子複写機制御装置 | |
| JPH03171497A (ja) | データ処理装置 | |
| JPS63231632A (ja) | プライオリテイエンコ−ダ | |
| JPH0359600A (ja) | 音声蓄積システム | |
| JPS63126033A (ja) | マイクロプログラム制御方式 | |
| JPH0519881A (ja) | 電子機器 | |
| JPS6011956A (ja) | レジスタ制御方式 | |
| JPH0215749A (ja) | 通信制御処理装置における回線制御情報設定方式 | |
| JPH022751U (ja) | ||
| JPS58197536A (ja) | デバイス選択方式 | |
| JPS63196968A (ja) | 入出力制御装置 |