JPH05241815A - マイクロプロセッサ制御による信号処理装置 - Google Patents
マイクロプロセッサ制御による信号処理装置Info
- Publication number
- JPH05241815A JPH05241815A JP4069091A JP6909192A JPH05241815A JP H05241815 A JPH05241815 A JP H05241815A JP 4069091 A JP4069091 A JP 4069091A JP 6909192 A JP6909192 A JP 6909192A JP H05241815 A JPH05241815 A JP H05241815A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- signal processing
- control program
- board
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 複数の信号処理回路をマイクロプロセッサに
より制御する信号処理装置において、電源を投入したま
ま、動作状態での制御プログラムの変更を可能にする。 【構成】 電源を投入した状態で挿脱可能なＲＯＭボー
ド１０９及びデータ入力キー１１１，起動キー１１２を
備えている。
より制御する信号処理装置において、電源を投入したま
ま、動作状態での制御プログラムの変更を可能にする。 【構成】 電源を投入した状態で挿脱可能なＲＯＭボー
ド１０９及びデータ入力キー１１１，起動キー１１２を
備えている。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサ制
御により複数の信号処理回路を制御する信号処理装置に
関する。
御により複数の信号処理回路を制御する信号処理装置に
関する。
【０００２】
【従来の技術】従来の信号処理装置は、図２に示すよう
にマイクロプロセッサバス２０３にマイクロプロセッサ
２０２，リードオンリーメモリ（ＲＯＭ）２０４，ラン
ダムアクセスメモリ（ＲＡＭ）２０５，信号処理回路２
０７−１〜２０７−ｎ及び上位の中央処理装置２０８と
インタフェースするためのバスインタフェース回路２０
６が接続される構成となっていた。
にマイクロプロセッサバス２０３にマイクロプロセッサ
２０２，リードオンリーメモリ（ＲＯＭ）２０４，ラン
ダムアクセスメモリ（ＲＡＭ）２０５，信号処理回路２
０７−１〜２０７−ｎ及び上位の中央処理装置２０８と
インタフェースするためのバスインタフェース回路２０
６が接続される構成となっていた。
【０００３】
【発明が解決しようとする課題】この従来の信号処理装
置２０１では、ＲＯＭ２０４に、信号処理回路２０７−
１〜２０７−ｎを制御して上位の中央処理装置２０８と
信号情報の受け渡しを行うための制御プログラムが格納
されている。
置２０１では、ＲＯＭ２０４に、信号処理回路２０７−
１〜２０７−ｎを制御して上位の中央処理装置２０８と
信号情報の受け渡しを行うための制御プログラムが格納
されている。
【０００４】この信号処理装置２０１に機能追加や不具
合の対策のためにＲＯＭ２０４の制御プログラムを変更
する場合、一度電源を落としてＲＯＭ２０４を交換し、
再度電源投入し、立ち上げる必要があり、複数の信号処
理回路２０７−１〜２０７−ｎに接続された端末が一時
使用できなくなる。
合の対策のためにＲＯＭ２０４の制御プログラムを変更
する場合、一度電源を落としてＲＯＭ２０４を交換し、
再度電源投入し、立ち上げる必要があり、複数の信号処
理回路２０７−１〜２０７−ｎに接続された端末が一時
使用できなくなる。
【０００５】端末が常時オンラインで使用されている場
合には、全ての端末ユーザの了解をとり、日程調整を行
ったうえで、ＲＯＭ２０４の交換を実施しなければなら
ないという問題点があった。
合には、全ての端末ユーザの了解をとり、日程調整を行
ったうえで、ＲＯＭ２０４の交換を実施しなければなら
ないという問題点があった。
【０００６】本発明の目的は、電源を投入したまま動作
状態での制御プログラムの変更を可能とした信号処理装
置を提供することにある。
状態での制御プログラムの変更を可能とした信号処理装
置を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るマイクロプロセッサ制御による信号処
理装置は、中央処理装置と接続され、複数の信号処理回
路をマイクロプロセッサにより制御する信号処理装置に
おいて、マイクロプロセッサのデータバスに、本信号処
理装置の電源を投入した状態で挿脱可能なリードオンリ
ーメモリ・ボード（ＲＯＭボード）と、マイクロプロセ
ッサにデータ情報を入力する端子と、そのデータ情報の
入力をマイクロプロセッサに起動する端子とを有するも
のである。
め、本発明に係るマイクロプロセッサ制御による信号処
理装置は、中央処理装置と接続され、複数の信号処理回
路をマイクロプロセッサにより制御する信号処理装置に
おいて、マイクロプロセッサのデータバスに、本信号処
理装置の電源を投入した状態で挿脱可能なリードオンリ
ーメモリ・ボード（ＲＯＭボード）と、マイクロプロセ
ッサにデータ情報を入力する端子と、そのデータ情報の
入力をマイクロプロセッサに起動する端子とを有するも
のである。
【０００８】
【作用】電源を投入した状態で挿脱可能なリードオンリ
ーメモリ・ボード（ＲＯＭボード）を交換し、マイクロ
プロセッサにデータ情報を入力し、そのデータ情報によ
りマイクロプロセッサに起動する。
ーメモリ・ボード（ＲＯＭボード）を交換し、マイクロ
プロセッサにデータ情報を入力し、そのデータ情報によ
りマイクロプロセッサに起動する。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示すブロック図であ
る。
る。図１は、本発明の一実施例を示すブロック図であ
る。
【００１０】図１において、マイクロプロセッサバス１
０３に、マイクロプロセッサ１０２，リードオンリーメ
モリ（ＲＯＭ）１０４，ランダムアクセスメモリ（ＲＡ
Ｍ）１０５，信号処理回路１０７−１〜１０７−ｎ，上
位の中央処理装置１１３とインタフェースするためのバ
スインタフェース回路１０６、及びバスインタフェース
回路１０８を介してリードオンリーメモリ・ボード１０
９，バスインタフェース回路１１０を介してデータ入力
キー１１１と起動キー１１２が接続されている。
０３に、マイクロプロセッサ１０２，リードオンリーメ
モリ（ＲＯＭ）１０４，ランダムアクセスメモリ（ＲＡ
Ｍ）１０５，信号処理回路１０７−１〜１０７−ｎ，上
位の中央処理装置１１３とインタフェースするためのバ
スインタフェース回路１０６、及びバスインタフェース
回路１０８を介してリードオンリーメモリ・ボード１０
９，バスインタフェース回路１１０を介してデータ入力
キー１１１と起動キー１１２が接続されている。
【００１１】ＲＯＭボード１０９には、信号処理装置回
路１０７−１〜ｎを制御し、上位の中央処理装置１１３
と信号情報の受け渡しを行うための制御プログラムが格
納され、ＲＯＭ１０４には、信号処理装置１０１が電源
投入時と中央処理装置２０８からの指示により初期設定
されたとき、ＲＯＭボード１０９の内容をバスインタフ
ェース回路１０８を介してＲＡＭ１０５に転送するプロ
グラムが格納されている。
路１０７−１〜ｎを制御し、上位の中央処理装置１１３
と信号情報の受け渡しを行うための制御プログラムが格
納され、ＲＯＭ１０４には、信号処理装置１０１が電源
投入時と中央処理装置２０８からの指示により初期設定
されたとき、ＲＯＭボード１０９の内容をバスインタフ
ェース回路１０８を介してＲＡＭ１０５に転送するプロ
グラムが格納されている。
【００１２】したがって、初期設定完了後は、マイクロ
プロセッサ１０２はＲＡＭ１０５に転送された制御プロ
グラムにより動作する。また、ＲＯＭボード１０９は信
号処理装置１０１が電源投入し、動作している状態で挿
脱可能になっている。
プロセッサ１０２はＲＡＭ１０５に転送された制御プロ
グラムにより動作する。また、ＲＯＭボード１０９は信
号処理装置１０１が電源投入し、動作している状態で挿
脱可能になっている。
【００１３】本信号処理装置１０１において、制御プロ
グラムの内容を動作状態で変更する場合には、まず内容
変更後のＲＯＭボード１０９と交換する。次に、データ
入力キー１１１により変更する制御プログラムの先頭ア
ドレスと変更ワード数を設定し、起動キー１１２により
マイクロプロセッサ１０２に割り込みをかける。
グラムの内容を動作状態で変更する場合には、まず内容
変更後のＲＯＭボード１０９と交換する。次に、データ
入力キー１１１により変更する制御プログラムの先頭ア
ドレスと変更ワード数を設定し、起動キー１１２により
マイクロプロセッサ１０２に割り込みをかける。
【００１４】マイクロプロセッサ１０２は、バスインタ
フェース回路１１０を介して制御プログラムの先頭アド
レスと変更ワード数を読み取り、次にＲＯＭボード１０
９からバスインタフェース回路１０８を介して１ワード
ずつデータを読み取り、該当するアドレスのＲＡＭ１０
５の内容を書き替えてゆく。
フェース回路１１０を介して制御プログラムの先頭アド
レスと変更ワード数を読み取り、次にＲＯＭボード１０
９からバスインタフェース回路１０８を介して１ワード
ずつデータを読み取り、該当するアドレスのＲＡＭ１０
５の内容を書き替えてゆく。
【００１５】この処理が完了すれば、ＲＡＭ１０５とＲ
ＯＭボード１０９の制御プログラムの内容は同じよう
に、信号処理装置１０１が動作している状態で変更され
ることになる。
ＯＭボード１０９の制御プログラムの内容は同じよう
に、信号処理装置１０１が動作している状態で変更され
ることになる。
【００１６】
【発明の効果】以上説明したように本発明は、信号処理
装置の電源を投入したまま動作状態での制御プログラム
の変更が可能になり、複数の信号処理回路と接続された
全ユーザ端末が常時オンラインで動作していても、端末
ユーザに支障を与えることなく、容易に制御プログラム
の変更ができるという効果を有する。
装置の電源を投入したまま動作状態での制御プログラム
の変更が可能になり、複数の信号処理回路と接続された
全ユーザ端末が常時オンラインで動作していても、端末
ユーザに支障を与えることなく、容易に制御プログラム
の変更ができるという効果を有する。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来装置を示すブロック図である。
１０１ 信号処理装置 １０２ マイクロプロセッサ １０３ マイクロプロセッサバス １０４ リードオンリーメモリ １０５ ランダムアクセスメモリ １０６ バスインタフェース回路 １０７−１〜ｎ 信号処理回路 １０８ バスインタフェース回路 １０９ 挿脱可能なリードオンリーメモリ・ボード １１０ バスインタフェース回路 １１１ データ入力キー １１２ 起動キー １１３ 中央処理装置 ２０１ 信号処理装置 ２０２ マイクロプロセッサ ２０３ マイクロプロセッサバス ２０４ リードオンリーメモリ ２０５ ランダムアクセスメモリ ２０６ バスインタフェース回路 ２０７−１〜ｎ 信号処理装置 ２０８ 中央処理装置
Claims (1)
- 【請求項１】 中央処理装置と接続され、複数の信号処
理回路をマイクロプロセッサにより制御する信号処理装
置において、 マイクロプロセッサのデータバスに、本信号処理装置の
電源を投入した状態で挿脱可能なリードオンリーメモリ
・ボード（ＲＯＭボード）と、マイクロプロセッサにデ
ータ情報を入力する端子と、そのデータ情報の入力をマ
イクロプロセッサに起動する端子とを有することを特徴
とするマイクロプロセッサ制御による信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069091A JPH05241815A (ja) | 1992-02-18 | 1992-02-18 | マイクロプロセッサ制御による信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4069091A JPH05241815A (ja) | 1992-02-18 | 1992-02-18 | マイクロプロセッサ制御による信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05241815A true JPH05241815A (ja) | 1993-09-21 |
Family
ID=13392585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4069091A Pending JPH05241815A (ja) | 1992-02-18 | 1992-02-18 | マイクロプロセッサ制御による信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05241815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240470B1 (en) | 1998-02-23 | 2001-05-29 | Fujitsu Limited | Magnetic disk control unit, and firmware active-interchange method therefor |
-
1992
- 1992-02-18 JP JP4069091A patent/JPH05241815A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240470B1 (en) | 1998-02-23 | 2001-05-29 | Fujitsu Limited | Magnetic disk control unit, and firmware active-interchange method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| JPS63216125A (ja) | 装置タイプのエミユレ−ト可能なプリンタ装置 | |
| JPH05241815A (ja) | マイクロプロセッサ制御による信号処理装置 | |
| JPH0522365A (ja) | 通信処理装置 | |
| JPH0454517Y2 (ja) | ||
| KR960009050Y1 (ko) | 컴퓨터 플로피 디스크 드라이버의 선택회로(circuit for selecting floppy disk driver of computer) | |
| JPH04125177A (ja) | プリンタ設定装置 | |
| JP2716552B2 (ja) | プリンタ接続方法 | |
| KR100242690B1 (ko) | 어드레스 라인을 이용한 하위 장치 제어 장치 | |
| JP2680672B2 (ja) | Ｉ／ｏデバイス切換え方法 | |
| JP3131918B2 (ja) | メモリ装置 | |
| JP3201530B2 (ja) | 情報処理装置および方法 | |
| EP0509720B1 (en) | Peripheral device address control system | |
| JPH04263351A (ja) | 周辺装置制御方式 | |
| JP2001176285A (ja) | 通信アダプタを備えた支持基板 | |
| JPH06155820A (ja) | 印刷装置のデータ管理方式 | |
| JPH05282232A (ja) | 装置制御機構 | |
| JPS63209967A (ja) | プリンタ装置 | |
| JPH0519881A (ja) | 電子機器 | |
| JPH1040208A (ja) | デバイス認識システム | |
| JPH0816405A (ja) | システム初期化装置 | |
| JPH06161624A (ja) | 割り込み制御方法 | |
| KR930003637A (ko) | 문서 작성이 가능한 팩시밀리 장치 및 그의 제어방법 | |
| JPH02181249A (ja) | 周辺制御装置 | |
| JPH04234259A (ja) | 通信速度設定方法および通信速度設定装置 |