JPH02181497A - 多層配線セラミック基板の製造方法 - Google Patents

多層配線セラミック基板の製造方法

Info

Publication number
JPH02181497A
JPH02181497A JP102789A JP102789A JPH02181497A JP H02181497 A JPH02181497 A JP H02181497A JP 102789 A JP102789 A JP 102789A JP 102789 A JP102789 A JP 102789A JP H02181497 A JPH02181497 A JP H02181497A
Authority
JP
Japan
Prior art keywords
hole
holes
pins
conductor
driven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP102789A
Other languages
English (en)
Inventor
Sakae Yokogawa
横川 栄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP102789A priority Critical patent/JPH02181497A/ja
Publication of JPH02181497A publication Critical patent/JPH02181497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層セラミック基板の製造方法に関し、特に
スルーホールの形成に関する。
〔従来の技術〕
従来、グリーンシート法による多層配線セラミック基板
の製造方法は、積層シート1枚毎にスルーホール形成、
シートの表面への導体パターンの形成、スルーホール部
への導体の埋込み、積層体の脱バインダー焼成の各工程
を行っていた。(9考文献、大塚寛治著:セラミック多
層配線基板P3(1987)内田老鶴圃) 〔発明が解決しようとする課題〕 上述した従来の多層配線セラミック基板の製造方法では
、シートを積層体化する際に各シートの上下間での位置
ずれが生じやすくそれによってスルーホール抵抗が増加
したり、さらにはオープンが発生するという欠点、及び
積層シート−枚毎にスルーホール形成及び導体埋込みを
行なうために大幅なリードタイムを要するという欠点が
あった。
〔課題を解決するための手段〕
本発明の多層配線セラミック基板の製造方法は、表面に
導体パターンを形成したグリーンシートを積層し熱プレ
スして積層体とする第一の工程と、前記積層体の所定の
位置に貫通スルーホール予備孔を空けその中に導体ピン
を打ち込む第二の工程と、前記積層体を打ち込まれた前
記導体ピンごと前記積層体を脱バインダーおよび焼成す
る第三の工程とを含んで構成される。
〔実施例〕
次に、本発明について、図面を参照して説明する。
第1図〜第6図は本発明の一実施例を示す、多層配線セ
ラミック基板の製造方法のプロセス図である。初めに第
1図に示すように厚膜印刷法によってセラミックグリー
ンシート1の表面に導体ペーストの配線パターン8の形
成を行なう。シート1の大きさは20cm  、厚みは
約100μmである。また導体材料にはタングステン、
モリブデン、金及び銀−パラジウムなどが使われるがこ
こでは銀−パラジウムを用いた。シート】の枚数は計1
0枚で、これらを第8図で示したように積層治具】0を
用いてずれが無いように積層する。このときのグリーン
シート1の眉間の位置合わせは通常第8図に示したよう
にグリーンシート1の外側に形成された位置決め六9に
積層治具10上の位置決めピン11を通すことによって
行われる。この後、第2図のように熱プレス法によりグ
リーンシート1を一体化形成を行い積層体2を造る。プ
レスの条件は圧力150 kg/ cm2、温度100
℃、プレス時間は、約1時間である。
次にスルーホールを通ずべき所定の位置に第3図のよう
にピン打ち込み用の予備孔3を空ける。
この孔径はピンの太さよりも幾分大きめにしておく。こ
れはm導体2が焼成されて収縮するときピン周囲に生じ
る残留応力をなくすためである、本実施例では0.55
mmとした。さらに第4図のようにこの孔に導体ピン4
を打ち込む。導体ピン4の材質は、ここでは銀を用い、
大きさは長さ約1 mm、直径的0.5n+mのものを
用いた。
I&後に打ち込んだピン4ごと積層体2の脱バインダー
焼成を行う。この時、第5図の様に約10%程度の収縮
が起こりピンにはある程度の残留応力がかかることにな
るが、予備孔3がピン4の径よりも大きくしであるため
問題にはならない。
また打ち込んだピン4は表面から突出しているため、最
後に第6図のように表面研磨処理を行う。
本方法の最大の特徴は積層ずれによるスルーホール抵抗
の低下がまったく無い点である。従って抵抗値はピン抵
抗そのものである。またもう一つの特徴はスルーホール
形成のためのリードタイムが、シート毎に孔を空ける方
法と比べて大幅に短縮できることである。
第7図は本発明の他の実施例の断面図で積層体2に予備
孔3を斜めに空け、この斜めの予備孔3に導体ピン4を
打ち込んで傾斜したスルーホールを作製した例である。
本方法の特徴はピン4の打ち込み角度つまりスルーホー
ルの角度を任意に決めることが出来る点である。例えば
−枚の基板の表裏面でスルーホールの位置が異なってい
る場合や、配線設計上の都合で下層の離れた点とをつな
ぐ場合など、通常のシート−枚毎に孔を空ける方法では
一本の傾いた貫通ホールをつくることは非常に困難であ
る。このため中間に上下のスルーホールを乗せ変える層
を設けなければならず抵抗値が大きくなるなどの欠点が
あった。しかし本方法では傾いたスルーホールを比較的
簡単に作ることが出来る。
〔発明の効果〕
以上説明したように本発明は、グリーンシートを積層一
体化した積層体に予備孔を空け、導体ピンを打ち込むこ
とにより、オーブンの無い低抵抗のスルーホールを容易
に形成でき、また傾いたスルーホールも比較的容易に作
製できるという効果がある。
【図面の簡単な説明】
第1図〜第6図は本発明の多層配線セラミック基板の製
造方法の一実施例を工程順に示す断面図、第7図は本発
明の他の実施例による傾いたスルーホールを示す断面図
、第8図は第2図に示す積層体2の積層方法を示した断
面図である。 1・・・セラミックグリーンシート、8・・・導体パタ
ーン、2・・・積層体、3・・・スルーホール予備孔、
4・・・導体ピン、5・・・焼結体、9・・・位置決め
穴、10・・・積層治具、11・・・位置決めピン。

Claims (1)

    【特許請求の範囲】
  1.  表面に導体パターンを形成したグリーンシートを積層
    し熱プレスして積層体とする第一の工程と、前記積層体
    の所定の位置に貫通スルーホール予備孔を空けその中に
    導体ピンを打ち込む第二の工程と、前記積層体を打ち込
    まれた前記導体ピンごと前記積層体を脱バインダーおよ
    び焼成する第三の工程とを含むことを特徴とする多層配
    線セラミック基板の製造方法。
JP102789A 1989-01-05 1989-01-05 多層配線セラミック基板の製造方法 Pending JPH02181497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP102789A JPH02181497A (ja) 1989-01-05 1989-01-05 多層配線セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP102789A JPH02181497A (ja) 1989-01-05 1989-01-05 多層配線セラミック基板の製造方法

Publications (1)

Publication Number Publication Date
JPH02181497A true JPH02181497A (ja) 1990-07-16

Family

ID=11490080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP102789A Pending JPH02181497A (ja) 1989-01-05 1989-01-05 多層配線セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02181497A (ja)

Similar Documents

Publication Publication Date Title
US6630881B1 (en) Method for producing multi-layered chip inductor
JPH0348495A (ja) 多層セラミツク基板
JP2000138455A (ja) セラミック多層基板の製造方法
JP2758603B2 (ja) セラミック多層配線基板の製造方法
JPH02181497A (ja) 多層配線セラミック基板の製造方法
JP2884682B2 (ja) セラミックス多層配線基板の製造方法
JP2003077756A (ja) 積層型セラミック電子部品の製造方法
JP2906697B2 (ja) セラミック多層配線基板の製造方法
JPS6145876B2 (ja)
JPH0232595A (ja) セラミック多層配線基板の製造方法
JP2561643B2 (ja) セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法
JP3064751B2 (ja) 多層型ジャンパーチップの製造方法
JP2870351B2 (ja) キャビティ付セラミック多層回路基板の製造方法
JPH0738217A (ja) セラミック基板
JP5516608B2 (ja) セラミック積層基板の製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JP2861406B2 (ja) セラミック多層配線基板の製造方法
JP2002344140A (ja) 積層型セラミック電子部品の製造方法
JPH0256998A (ja) セラミック多層回路基板の製造方法
JP3266986B2 (ja) セラミック多層基板の製造方法
JP2551064B2 (ja) セラミック多層基板の製造方法
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPH06215947A (ja) 積層インダクタ
JPH0677073A (ja) 積層電子部品の製造方法
JP2001148322A (ja) 積層電子部品の製造方法