JPH02182054A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH02182054A JPH02182054A JP1002301A JP230189A JPH02182054A JP H02182054 A JPH02182054 A JP H02182054A JP 1002301 A JP1002301 A JP 1002301A JP 230189 A JP230189 A JP 230189A JP H02182054 A JPH02182054 A JP H02182054A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- initial setting
- control device
- small
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 claims abstract description 21
- 238000004891 communication Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 125000001246 bromo group Chemical group Br* 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチプロセッサシステムの構成に関し、特に
、複合ループによって結合されたマルチプロセッサシス
テムのシステム制御機構の+!成に関するものである。
、複合ループによって結合されたマルチプロセッサシス
テムのシステム制御機構の+!成に関するものである。
従来、この種のマルチプロセッサシステムの構成におい
ては、初期設定は複合ループ全体に1つ設けられたシス
テム初期設定制御装置によって行なわれる第1の方法に
よるか、または、このような初期設定制御装置を持たず
、直接複合ループ自体を介して初期設定指示を伝達する
第2の方法によることが一般的であった。
ては、初期設定は複合ループ全体に1つ設けられたシス
テム初期設定制御装置によって行なわれる第1の方法に
よるか、または、このような初期設定制御装置を持たず
、直接複合ループ自体を介して初期設定指示を伝達する
第2の方法によることが一般的であった。
このような従来技術によるシステム初期設定機構の構成
の方法には様々な問題点が存在した。まず、第1の方法
すなわちシステムに1つの初期設定制御装置を持つやり
方では、 ■初期設定制御装置の規模が、予めシステムの最大容量
を考慮したものとならざるを得す、イニシャル・コスト
が増加する欠点があった。
の方法には様々な問題点が存在した。まず、第1の方法
すなわちシステムに1つの初期設定制御装置を持つやり
方では、 ■初期設定制御装置の規模が、予めシステムの最大容量
を考慮したものとならざるを得す、イニシャル・コスト
が増加する欠点があった。
■システム初期設定制御装置が大ループに1つしか存在
しないため、デバッグの時などにも常にシステムを分割
できない欠点があった。
しないため、デバッグの時などにも常にシステムを分割
できない欠点があった。
また、第2の方法すなわち複合ループ自体をシステム初
期設定に用いるやり方は、 ■複合ループが正常に動作していないとき、システムの
初期設定が出来ない欠点があった。すなわち、複合ルー
プは各小ループに独立性があり、これらの小ループが単
独で動作できることがその特徴の1つである。この特徴
を活かすためには、初期設定も、これらの小ループの1
つでも動いていれば、そこだけを初期設定して動作可能
にすることが必要である。ところが、第2の方法では、
システムの初期設定が有効であるための前提は大ループ
が動作していることであり、せっかくの複合ループの特
徴を活かせない欠点があった。
期設定に用いるやり方は、 ■複合ループが正常に動作していないとき、システムの
初期設定が出来ない欠点があった。すなわち、複合ルー
プは各小ループに独立性があり、これらの小ループが単
独で動作できることがその特徴の1つである。この特徴
を活かすためには、初期設定も、これらの小ループの1
つでも動いていれば、そこだけを初期設定して動作可能
にすることが必要である。ところが、第2の方法では、
システムの初期設定が有効であるための前提は大ループ
が動作していることであり、せっかくの複合ループの特
徴を活かせない欠点があった。
■複合ループはシステムのデバッグ時などには小ループ
単位で切り離し、複数システムとしてデバッグを行なう
ことが出来る利点があるが、従来方式ではこの利点を活
かすことが出来ない欠点があった。
単位で切り離し、複数システムとしてデバッグを行なう
ことが出来る利点があるが、従来方式ではこの利点を活
かすことが出来ない欠点があった。
このような欠点を除去するために本発明は、小ループ単
位のシステムの初期設定制御機能を持つ小ループ保守運
用プロセッサと、小ループ内の各プロセッサとスター形
式で接続されたシステム初期設定制御装置と、複合ルー
プ全体の初期設定を統括的に制御するマルチプロセッサ
システム統括初期設定制御装置とを備え、各々の小ルー
プのシステム初期設定制御装置はマルチプロセッサシス
テム統括初期設定制御装置との信号リンクインタフェー
スヲ持ち、各々の小ループのシステム初期設定制御装置
とマルチプロセッサシステム統括初期設定制御装置とは
スター形式で接続され、“マルチプロセッサシステム統
括初期設定制御装置は大ループ上に直接収容された複数
のプロセッサとも同じくスター形式で接続され、マルチ
ブロセノサシステl、統括初期設定制御装置は、大ルー
プに直接接続されたシステム全体の運用上の制御(初期
立ら上げ制御を含む)を行なう保守連用ブロモ、・すと
、システ1、全体の統括コンソールと、システムを遠隔
地から制御するための遠隔保守制御装置との間にそれぞ
れリンクインタフェースを有するようにしたものである
。
位のシステムの初期設定制御機能を持つ小ループ保守運
用プロセッサと、小ループ内の各プロセッサとスター形
式で接続されたシステム初期設定制御装置と、複合ルー
プ全体の初期設定を統括的に制御するマルチプロセッサ
システム統括初期設定制御装置とを備え、各々の小ルー
プのシステム初期設定制御装置はマルチプロセッサシス
テム統括初期設定制御装置との信号リンクインタフェー
スヲ持ち、各々の小ループのシステム初期設定制御装置
とマルチプロセッサシステム統括初期設定制御装置とは
スター形式で接続され、“マルチプロセッサシステム統
括初期設定制御装置は大ループ上に直接収容された複数
のプロセッサとも同じくスター形式で接続され、マルチ
ブロセノサシステl、統括初期設定制御装置は、大ルー
プに直接接続されたシステム全体の運用上の制御(初期
立ら上げ制御を含む)を行なう保守連用ブロモ、・すと
、システ1、全体の統括コンソールと、システムを遠隔
地から制御するための遠隔保守制御装置との間にそれぞ
れリンクインタフェースを有するようにしたものである
。
(作用)
本発明によるマルチプロセッサシステムにおいては、シ
ステムの初期投資が節約され、小ループ哨位での試験デ
バッグが可能となり、小ループのみでのシステム構成が
可能となる。
ステムの初期投資が節約され、小ループ哨位での試験デ
バッグが可能となり、小ループのみでのシステム構成が
可能となる。
本発明によるマルチプロセッサシステムの一実施例を第
1図Qこ示す。第1図は複合ループを使用したマルチプ
ロセッサシステムの構成図である。
1図Qこ示す。第1図は複合ループを使用したマルチプ
ロセッサシステムの構成図である。
第1図において、1は複合ループの小ループを構成する
大ループであり、複合ループシステムにおいてn個の小
ループ161,261.n、61間を接続する小ループ
間の通信手段である。
大ループであり、複合ループシステムにおいてn個の小
ループ161,261.n、61間を接続する小ループ
間の通信手段である。
第1図のシステムには、システム全体の初期設定、再開
処理の制御を行なうマルチプロセッサシステム統括初期
設定制御装置21が1つ設置されており、このマルチプ
ロセッサシステム統括初期設定制御装置21はそれぞれ
の小ループ初期設定制御装置121,221.n21と
制御リンク151.251.n51によって接続されて
いる。
処理の制御を行なうマルチプロセッサシステム統括初期
設定制御装置21が1つ設置されており、このマルチプ
ロセッサシステム統括初期設定制御装置21はそれぞれ
の小ループ初期設定制御装置121,221.n21と
制御リンク151.251.n51によって接続されて
いる。
小ループ初期設定制御装置1.2m221.n21はそ
れぞれの小ループ161,261.n61の初期設定、
再開処理の制御を行なう装置である。
れぞれの小ループ161,261.n61の初期設定、
再開処理の制御を行なう装置である。
次に、それぞれの小ループ161,261.n61の構
造について小ループ161を例にとって説明する。小ル
ープ161にはプロセッサ110Ill、112,11
3,114,115 116.117が収容されている
。この中で、小ループ保守運用プロセッサ110は小ル
ープの運用上の各種制御、具体的にはシステム初期設定
の際の小ループ初期設定制御装置121の制御を行なう
ために、小ループ初期設定制御装置121と制御リンク
141によって接続されている点が他のプロセッサと異
なる点である。また、プロセッサ117は小ループと大
ループとのデータの人出力制御を行なう。小ループ専用
コンソール131は小ループ単位でのシステムの制御の
ためのマンマシンインタフェースを提供するための装置
である。
造について小ループ161を例にとって説明する。小ル
ープ161にはプロセッサ110Ill、112,11
3,114,115 116.117が収容されている
。この中で、小ループ保守運用プロセッサ110は小ル
ープの運用上の各種制御、具体的にはシステム初期設定
の際の小ループ初期設定制御装置121の制御を行なう
ために、小ループ初期設定制御装置121と制御リンク
141によって接続されている点が他のプロセッサと異
なる点である。また、プロセッサ117は小ループと大
ループとのデータの人出力制御を行なう。小ループ専用
コンソール131は小ループ単位でのシステムの制御の
ためのマンマシンインタフェースを提供するための装置
である。
ただし、システムの運用時においては小ループ専用コン
ソールは必ずしも必要不可欠なものではなく、むしろシ
ステムのデバッグ時に小ループ単位に分割してシステム
を使用することが主な目的である。なお、第1図に示す
31はマルチプロセッサシステム統括コンソールである
。
ソールは必ずしも必要不可欠なものではなく、むしろシ
ステムのデバッグ時に小ループ単位に分割してシステム
を使用することが主な目的である。なお、第1図に示す
31はマルチプロセッサシステム統括コンソールである
。
小ループ単位101は以上説明した構成要素からなるマ
ルチプロセッサシステムの単位としての下位マルチプロ
セッサシステムで、大ループ1にはこのような小ループ
単位が複数収容されて全体のシステムを構成している。
ルチプロセッサシステムの単位としての下位マルチプロ
セッサシステムで、大ループ1にはこのような小ループ
単位が複数収容されて全体のシステムを構成している。
ここでは、このような小ループ単位として101,20
1.nolのn個の小ループ単位が大ループ1に接続さ
れている例を示している。210.nlOはこのような
小ループ単位のシステム初期設定の制御を行なう小ルー
プ保守運用プロセッサであり、221.n21はこれら
の小ループの初期設定制御装置を示す。小ループ初期設
定制御装置221.n21はそれぞれ制御リンク251
.n51によってマルチプロセッサシステム統括初期設
定制御装置21に接続されている。
1.nolのn個の小ループ単位が大ループ1に接続さ
れている例を示している。210.nlOはこのような
小ループ単位のシステム初期設定の制御を行なう小ルー
プ保守運用プロセッサであり、221.n21はこれら
の小ループの初期設定制御装置を示す。小ループ初期設
定制御装置221.n21はそれぞれ制御リンク251
.n51によってマルチプロセッサシステム統括初期設
定制御装置21に接続されている。
大ループlには以上説明した小ループ単位のほかに、プ
ロセッサ1L12が直接に収容されている。これら直接
収容されているプロセッサはマルチプロセッサシステム
統括初期設定制御装置21により初期設定の制御をされ
る。
ロセッサ1L12が直接に収容されている。これら直接
収容されているプロセッサはマルチプロセッサシステム
統括初期設定制御装置21により初期設定の制御をされ
る。
マルチプロセッサシステム統括初期設定制御装置21に
はこの他に、図示せざる遠隔保守センタからシステムの
運用上の制御、特に緊急時の初期設定の制御に関する指
示を受けるための制御リンク51が接続されている。
はこの他に、図示せざる遠隔保守センタからシステムの
運用上の制御、特に緊急時の初期設定の制御に関する指
示を受けるための制御リンク51が接続されている。
以上説明した各装置は、信顛性を確保するためにコンソ
ール以外はすべて二重化されている。以り説明した小ル
ープ単位の内部の構成について第2図を用いて更に詳し
く説明する。第2図は、第1図中の小ループ単位の内部
の構成について詳しく説明1.たブロック系統図である
。第2図において第1図と同一〜部分又は相当部分には
同一符号が付しである。
ール以外はすべて二重化されている。以り説明した小ル
ープ単位の内部の構成について第2図を用いて更に詳し
く説明する。第2図は、第1図中の小ループ単位の内部
の構成について詳しく説明1.たブロック系統図である
。第2図において第1図と同一〜部分又は相当部分には
同一符号が付しである。
小ループ初期設定制御装置121は二重化されており、
0系の初期設定制御装置1210およびl系の初期設定
制御装置1211によって構成される。各界はそれぞれ
の装置を制御する中央制御装’ll 180、コンソー
ル131やマルチプロセッサシステム統括初期設定制御
装置21との間の制御リンクを収容するインタフェース
回路181、小ループ内の各プロセッサとのインタフェ
ース回路182、バス183、二重化された小ループ初
期設定制御装置121と一重化装置であるコンソール1
3iとのインフッニー・スを行なうインタフェース選択
回路184を搭載している。
0系の初期設定制御装置1210およびl系の初期設定
制御装置1211によって構成される。各界はそれぞれ
の装置を制御する中央制御装’ll 180、コンソー
ル131やマルチプロセッサシステム統括初期設定制御
装置21との間の制御リンクを収容するインタフェース
回路181、小ループ内の各プロセッサとのインタフェ
ース回路182、バス183、二重化された小ループ初
期設定制御装置121と一重化装置であるコンソール1
3iとのインフッニー・スを行なうインタフェース選択
回路184を搭載している。
次に、プロセッサは、CPU190、初期設定制御装置
インタフェース191、ループインタフェース回路19
2をそれぞれ搭載している。また、小ループ保守運用プ
ロセッサ110は初期設定側fill ’Ii置装21
とのインタフェース回路193を上記の回路に加えて搭
載しており、更に、ループ間インタフェースプロセッサ
117はループインタフェース回路192を2式搭載し
ている点が他の一般のプロセッサとは異なる。
インタフェース191、ループインタフェース回路19
2をそれぞれ搭載している。また、小ループ保守運用プ
ロセッサ110は初期設定側fill ’Ii置装21
とのインタフェース回路193を上記の回路に加えて搭
載しており、更に、ループ間インタフェースプロセッサ
117はループインタフェース回路192を2式搭載し
ている点が他の一般のプロセッサとは異なる。
リンク141,142.143はシリアルなインタフェ
ースであり、142は初期設定制御装置121とマルチ
プロセッサシステム統括初期設定制御装置21とのイン
タフェースリンク、143は初期設定制御装置121と
小ループ専用コンソール131とを接続する制御リンク
である。インタフェースリンク141によって保守運用
プロセッサ110は、初期設定制御装置121内に保持
されている各プロセッサの状態を読み出すことにより、
小ループ内の各プロセッサの状態を監視し、特定のプロ
セッサがハードウェアまたはソフトウェアの障害に陥っ
た場合には該当プロセッサの初期設定を行なう。なお、
170〜173は初期設定制御装置121とプロセッサ
110〜117間のインタフェースリンクである。
ースであり、142は初期設定制御装置121とマルチ
プロセッサシステム統括初期設定制御装置21とのイン
タフェースリンク、143は初期設定制御装置121と
小ループ専用コンソール131とを接続する制御リンク
である。インタフェースリンク141によって保守運用
プロセッサ110は、初期設定制御装置121内に保持
されている各プロセッサの状態を読み出すことにより、
小ループ内の各プロセッサの状態を監視し、特定のプロ
セッサがハードウェアまたはソフトウェアの障害に陥っ
た場合には該当プロセッサの初期設定を行なう。なお、
170〜173は初期設定制御装置121とプロセッサ
110〜117間のインタフェースリンクである。
次に、本実施例の動作について説明する。正常にシステ
ムが動作しているときには、システムは統括保守運用プ
ロセッサIOにより二重化された各装置の系構成の管理
が行なわれている。保守運用プロセッサ110は、ルー
プ間接続プロセッサ117により該当プロセッサの制御
が出来る程度の障害の場合にはループ経由で該プロセッ
サに初期設定I旨示を行ない、上記の指示が不可能な場
合にはインタフェースリンク141を使用して初期設定
制御装置121にプロセッサ番号を指定し、当該プロセ
ッサの初期設定指示メソセージを発行する。大ループ1
に複数収容されている小ループに障害が発生したときに
は、統括保守運用プロセッサ10はこの事態を発見する
と、制御リンク151 (小ループシステム101で障
害が発見された場合)を介して小ループ初期設定制御装
置121へ小ループのシステム再開の指示を送る。小ル
ープ初期設定制御装置121は各プロセッサに初期設定
の開始を指示し、各プロセッサが正常に初期設定を行な
うことを監視する。
ムが動作しているときには、システムは統括保守運用プ
ロセッサIOにより二重化された各装置の系構成の管理
が行なわれている。保守運用プロセッサ110は、ルー
プ間接続プロセッサ117により該当プロセッサの制御
が出来る程度の障害の場合にはループ経由で該プロセッ
サに初期設定I旨示を行ない、上記の指示が不可能な場
合にはインタフェースリンク141を使用して初期設定
制御装置121にプロセッサ番号を指定し、当該プロセ
ッサの初期設定指示メソセージを発行する。大ループ1
に複数収容されている小ループに障害が発生したときに
は、統括保守運用プロセッサ10はこの事態を発見する
と、制御リンク151 (小ループシステム101で障
害が発見された場合)を介して小ループ初期設定制御装
置121へ小ループのシステム再開の指示を送る。小ル
ープ初期設定制御装置121は各プロセッサに初期設定
の開始を指示し、各プロセッサが正常に初期設定を行な
うことを監視する。
システム再開時には、大ループlが正常に動作している
場合にはマルチプロセッサシステム統括初期設定制御装
置21からの指示により、保守運用プロセッサ110か
らの小ループ内の各プロセッサにプログラムのロードを
実行する。その後、マルチプロセッサシステム統括初期
設定制御装置21から該小ループの小ループシステム初
期設定制御装置121に小ループ単位のシステム再開指
示が発行され、初期設定信号は上記の小ループ初期設定
制御装置121を介して各プロセッサに伝達される。
場合にはマルチプロセッサシステム統括初期設定制御装
置21からの指示により、保守運用プロセッサ110か
らの小ループ内の各プロセッサにプログラムのロードを
実行する。その後、マルチプロセッサシステム統括初期
設定制御装置21から該小ループの小ループシステム初
期設定制御装置121に小ループ単位のシステム再開指
示が発行され、初期設定信号は上記の小ループ初期設定
制御装置121を介して各プロセッサに伝達される。
以上説明したように本発明は、小ループ単位で初期設定
制御方式を設置することにより、大ループ上に収容され
る小ループの数に応じた初期設定制御装置の配備が可能
となり、システムの初期投資が節約でき、いわゆるスモ
ールスタートが可能となる効果がある。
制御方式を設置することにより、大ループ上に収容され
る小ループの数に応じた初期設定制御装置の配備が可能
となり、システムの初期投資が節約でき、いわゆるスモ
ールスタートが可能となる効果がある。
また、システムの試験、デバッグなどの時に、小ループ
単位での試験デバッグが可能となり、デバッグ時には小
ループシステムが複数あるのと同じ効果が期待でき、マ
シンタイムが効率的に使用できる効果がある。また、試
験の時には、小ループ単位での試験を終了した後、大ル
ープ固有の部分のみを試験すればよいので、試験時間の
節約ができる効果がある。
単位での試験デバッグが可能となり、デバッグ時には小
ループシステムが複数あるのと同じ効果が期待でき、マ
シンタイムが効率的に使用できる効果がある。また、試
験の時には、小ループ単位での試験を終了した後、大ル
ープ固有の部分のみを試験すればよいので、試験時間の
節約ができる効果がある。
さらに、小規模なシステムで、大ループが必要でないと
き、小ループシステムの小ループ初期設定制御装置にマ
ルチプロセッサシステム統括初期設定制御装置と同じ機
能を持たせ、小ループ保守運用プロセッサに統括保守運
用プロセッサと同じ機能を持たせれば、小ループのみで
のシステム構成が可能となる。これにより、小規模なシ
ステムから大規模なシステムまで同一のアーキテクチャ
で構築することが可能となる。
き、小ループシステムの小ループ初期設定制御装置にマ
ルチプロセッサシステム統括初期設定制御装置と同じ機
能を持たせ、小ループ保守運用プロセッサに統括保守運
用プロセッサと同じ機能を持たせれば、小ループのみで
のシステム構成が可能となる。これにより、小規模なシ
ステムから大規模なシステムまで同一のアーキテクチャ
で構築することが可能となる。
第1図は本発明によるマルチプロセッサシステムの一実
施例を示す構成図、第2図は第1図のシステムを構成す
る小ループシステムを示すブロック系統図である。 1・・・大ループ、10・・・マルチプロセッサシステ
ム統括保守運用プロセッサ、11,12,110〜11
7・・・プロセッサ、21・・・マルチプロセッサシス
テム統括初期設定制御装置、31・・・マルチプロセッ
サシステム統括コンソール、51・・・遠隔保守装置と
のインタフェースリンク、101,201、n01−・
・小ループシステム、110,210nto・・・保守
運用プロセッサ、121,221n21・・・初期設定
制御装置、131・・・小ループ専用コンソール、14
1,151,251.n51・・・インタフェースリン
ク、161,261.n61・・・小ループ。
施例を示す構成図、第2図は第1図のシステムを構成す
る小ループシステムを示すブロック系統図である。 1・・・大ループ、10・・・マルチプロセッサシステ
ム統括保守運用プロセッサ、11,12,110〜11
7・・・プロセッサ、21・・・マルチプロセッサシス
テム統括初期設定制御装置、31・・・マルチプロセッ
サシステム統括コンソール、51・・・遠隔保守装置と
のインタフェースリンク、101,201、n01−・
・小ループシステム、110,210nto・・・保守
運用プロセッサ、121,221n21・・・初期設定
制御装置、131・・・小ループ専用コンソール、14
1,151,251.n51・・・インタフェースリン
ク、161,261.n61・・・小ループ。
Claims (1)
- 【特許請求の範囲】 小ループをプロセッサ間の通信手段となし、小ループで
結合された下位マルチプロセッサシステムの複数を更に
1つの大ループで結合し、かつ大ループ自体にも複数の
プロセッサを直接収容する複合ループ形式のプロセッサ
間通信の手段を有するマルチプロセッサシステムにおい
て、 小ループ単位のシステムの初期設定制御機能を持つ小ル
ープ保守運用プロセッサと、小ループ内の各プロセッサ
とスター形式で接続されたシステム初期設定制御装置と
、複合ループ全体の初期設定を統括的に制御するマルチ
プロセッサシステム統括初期設定制御装置とを備え、 各々の小ループのシステム初期設定制御装置はマルチプ
ロセッサシステム統括初期設定制御装置との信号リンク
インタフェースを持ち、各々の小ループのシステム初期
設定制御装置とマルチプロセッサシステム統括初期設定
制御装置とはスター形式で接続され、マルチプロセッサ
システム統括初期設定制御装置は大ループ上に直接収容
された複数のプロセッサとも同じくスター形式で接続さ
れ、 マルチプロセッサシステム統括初期設定制御装置は、大
ループに直接接続されたシステム全体の運用上の制御(
初期立ち上げ制御を含む)を行なう保守運用プロセッサ
と、システム全体の統括コンソールと、システムを遠隔
地から制御するための遠隔保守制御装置との間にそれぞ
れリンクインタフェースを有する ことを特徴とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002301A JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002301A JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02182054A true JPH02182054A (ja) | 1990-07-16 |
| JPH0773278B2 JPH0773278B2 (ja) | 1995-08-02 |
Family
ID=11525542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002301A Expired - Lifetime JPH0773278B2 (ja) | 1989-01-09 | 1989-01-09 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773278B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928585B2 (en) | 2001-05-24 | 2005-08-09 | International Business Machines Corporation | Method for mutual computer process monitoring and restart |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070152983A1 (en) | 2005-12-30 | 2007-07-05 | Apple Computer, Inc. | Touch pad with symbols based on mode |
| US8294047B2 (en) | 2008-12-08 | 2012-10-23 | Apple Inc. | Selective input signal rejection and modification |
-
1989
- 1989-01-09 JP JP1002301A patent/JPH0773278B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6928585B2 (en) | 2001-05-24 | 2005-08-09 | International Business Machines Corporation | Method for mutual computer process monitoring and restart |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0773278B2 (ja) | 1995-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8527681B2 (en) | Data processing system, data processing method, and apparatus | |
| JPH0423292B2 (ja) | ||
| US8527808B2 (en) | DMI redundancy in multiple processor computer systems | |
| KR100725080B1 (ko) | 정보 처리 장치 및 시스템 버스 제어 방법 | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPH0773278B2 (ja) | マルチプロセッサシステム | |
| US8745436B2 (en) | Information processing apparatus, information processing system, and control method therefor | |
| JPH0630069B2 (ja) | 多重化システム | |
| JPS6113626B2 (ja) | ||
| JPS5836379B2 (ja) | マルチプロセツサ制御方式 | |
| JPH0271336A (ja) | プロセッサの障害状態監視方式 | |
| JPS6113627B2 (ja) | ||
| JPS6213700B2 (ja) | ||
| JPS60142431A (ja) | 計算機 | |
| JP2555214B2 (ja) | 障害被疑装置の制御方法 | |
| JPH07240770A (ja) | 回線切り換え制御装置 | |
| JPH11219207A (ja) | マルチコントローラシステム | |
| JPH0573345A (ja) | プロセツサ間接続制御装置 | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
| JPS5853250A (ja) | 分散型制御システム | |
| JPH01216438A (ja) | 障害通知方式 | |
| JPH01244552A (ja) | 障害通知方式 | |
| JPS62211742A (ja) | ソフトウエアテスト方式 | |
| JPH0192847A (ja) | デバック制御方式 | |
| JPS63304333A (ja) | 情報処理装置 |