JPH02183358A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02183358A JPH02183358A JP1003172A JP317289A JPH02183358A JP H02183358 A JPH02183358 A JP H02183358A JP 1003172 A JP1003172 A JP 1003172A JP 317289 A JP317289 A JP 317289A JP H02183358 A JPH02183358 A JP H02183358A
- Authority
- JP
- Japan
- Prior art keywords
- card
- request
- card address
- signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に、多数のカードから
のリフニスＩ〜の調定機能を有する装置の各カードのカ
ードアドレス設定手段に関するものである。
のリフニスＩ〜の調定機能を有する装置の各カードのカ
ードアドレス設定手段に関するものである。
従来、この種の情報処理装置では、カードアドレスはカ
ードの挿入位置で決定され、カードの入力ピンから供給
される方式となっていた。
ードの挿入位置で決定され、カードの入力ピンから供給
される方式となっていた。
上述した従来の情報処理装置では、カードアドレスはカ
ードの挿入位置により決定されるため、リクエスｔ−ｔ
ｍ定回路側で優先順位を変更しても、カードアドレスを
対応して変更できないという欠点があり、また、カード
の入力ピンからカードアドレス情報を得ているため、カ
ード枚数が増加すると、必要なピン数も増加するという
欠点があった。
ードの挿入位置により決定されるため、リクエスｔ−ｔ
ｍ定回路側で優先順位を変更しても、カードアドレスを
対応して変更できないという欠点があり、また、カード
の入力ピンからカードアドレス情報を得ているため、カ
ード枚数が増加すると、必要なピン数も増加するという
欠点があった。
このような欠点を除去するために本発明は、複数ｎ枚の
カードと、このカートから出力される０本のリクエスト
信号を優先順位に従い調定し、各カードへ調定結果を通
知するリクエスト調定回路と、カードアドレス設定指示
信号を出力するカードアドレス設定指示信号発生回路と
を備え、ｎ枚のカードはそれぞれ、カードアドレス設定
指示信号によりリクエスト信号をセットし、アクセプト
信号によりリクエスト信号をリセットするリクエスト発
生回路と、カードアドレス設定指示信号によりリセット
され、リクエスト信号がセントされ且つアクセプト信号
が返却されていない期間力うントアンプ動作を行なうカ
ードアドレスカウンタとを有するようにしたものである
。
カードと、このカートから出力される０本のリクエスト
信号を優先順位に従い調定し、各カードへ調定結果を通
知するリクエスト調定回路と、カードアドレス設定指示
信号を出力するカードアドレス設定指示信号発生回路と
を備え、ｎ枚のカードはそれぞれ、カードアドレス設定
指示信号によりリクエスト信号をセットし、アクセプト
信号によりリクエスト信号をリセットするリクエスト発
生回路と、カードアドレス設定指示信号によりリセット
され、リクエスト信号がセントされ且つアクセプト信号
が返却されていない期間力うントアンプ動作を行なうカ
ードアドレスカウンタとを有するようにしたものである
。
本発明による情報処理装置においては、各カードのリク
エストの優先順位に対応したカードアドレスが各カード
側で認識可能となる。
エストの優先順位に対応したカードアドレスが各カード
側で認識可能となる。
第１図は本発明による情報処理装置の一実施例を示す構
成図である。同図において、１はカードアドレス設定指
示信号発生回路、２はリクエスト調定回路、Ａ１〜Ａｎ
はカード、ＩＬ ２Ｌ ３１、ｎｌはリクエスト発
生回路、１２． ２２． ３２ ｎ２はカードアドレ
スカウンタである。
成図である。同図において、１はカードアドレス設定指
示信号発生回路、２はリクエスト調定回路、Ａ１〜Ａｎ
はカード、ＩＬ ２Ｌ ３１、ｎｌはリクエスト発
生回路、１２． ２２． ３２ ｎ２はカードアドレ
スカウンタである。
各カードＡ１〜Ａｎは、カードアドレス設定指示信号ａ
ｄ（第２図（ａ））により、リクエスト発生回路１１〜
ｎ１から、第２図ｆｂｌ〜（ｅｌのタイミングでリクエ
スト信号１ａ〜ｎａをリクエスト調定回路２へ出力する
。リクエスト調定回路２は、各カードの優先順位に従い
、第２図（ｆｌ〜（ｉｌのタイミングでアクセプト信号
１ｂ−ｎｂを各カーＦＡ１〜Ａｎへ出力する。各カード
Ａ１〜Ａｎのリクエスト発生回路１１〜ｎｌは、アクセ
プト信号１ｂ〜ｎｂを受は取ると、リクエスト信号１ａ
〜ｎａをリセットする。各カードＡ１〜Ａｎのカードア
ドレスカウンタ１２〜ｎ２は、リクエスト信号１ａ〜ｎ
ａがセントされアクセプト信号１ｂ−ｎｂがセロの間、
第２図（ｊｌ〜Ｆｍ＋のタイミングでカウントアツプを
行ない、アクセプト信号１ｂ−ｎｂが入力された時点で
のカウント値がカードアドレスとなる。第１図および第
２図Ｔｊｌ〜！ｍ）の１ｃ−ｎｃはカードアドレスを示
すカードアドレス信号である。
ｄ（第２図（ａ））により、リクエスト発生回路１１〜
ｎ１から、第２図ｆｂｌ〜（ｅｌのタイミングでリクエ
スト信号１ａ〜ｎａをリクエスト調定回路２へ出力する
。リクエスト調定回路２は、各カードの優先順位に従い
、第２図（ｆｌ〜（ｉｌのタイミングでアクセプト信号
１ｂ−ｎｂを各カーＦＡ１〜Ａｎへ出力する。各カード
Ａ１〜Ａｎのリクエスト発生回路１１〜ｎｌは、アクセ
プト信号１ｂ〜ｎｂを受は取ると、リクエスト信号１ａ
〜ｎａをリセットする。各カードＡ１〜Ａｎのカードア
ドレスカウンタ１２〜ｎ２は、リクエスト信号１ａ〜ｎ
ａがセントされアクセプト信号１ｂ−ｎｂがセロの間、
第２図（ｊｌ〜Ｆｍ＋のタイミングでカウントアツプを
行ない、アクセプト信号１ｂ−ｎｂが入力された時点で
のカウント値がカードアドレスとなる。第１図および第
２図Ｔｊｌ〜！ｍ）の１ｃ−ｎｃはカードアドレスを示
すカードアドレス信号である。
以上説明したように本発明は、各カードに、カードアド
レス設定用のカードアドレスカウンタと、カードアドレ
ス設定時に擬似的にリクエストを発生するリクエスト発
生回路とを設けたことにより、各カードのリクエストの
優先順位に対応したカードアドレスをリクエストの調定
回路を利用して各カード側で認識することを可能とする
効果がある。
レス設定用のカードアドレスカウンタと、カードアドレ
ス設定時に擬似的にリクエストを発生するリクエスト発
生回路とを設けたことにより、各カードのリクエストの
優先順位に対応したカードアドレスをリクエストの調定
回路を利用して各カード側で認識することを可能とする
効果がある。
第１図は本発明による情報処理装置の一実施例を示す構
成図、第２図はその動作を説明するためのタイムチャー
トである。 ■・・・カードアドレス設定指示信号発生回路、２・・
・リクエスト調定回路、Ａ１〜Ａｎ・・・カード、１１
．２１，３１．ｎｌ・・・リクエスト発生回路、■２．
２２，３２．ｎ２・・・カードアドレスカウンタ。
成図、第２図はその動作を説明するためのタイムチャー
トである。 ■・・・カードアドレス設定指示信号発生回路、２・・
・リクエスト調定回路、Ａ１〜Ａｎ・・・カード、１１
．２１，３１．ｎｌ・・・リクエスト発生回路、■２．
２２，３２．ｎ２・・・カードアドレスカウンタ。
Claims (1)
- 複数ｎ枚のカードと、このカードから出力されるｎ本
のリクエスト信号を各カードに付与された優先順位に従
い調定し、各カードへ調定結果をアクセプト信号として
通知するリクエスト調定回路と、カードアドレスの設定
処理期間中であることを前記カードのすべてに同時に通
知するためのカードアドレス設定指示信号を出力するカ
ードアドレス設定指示信号発生回路とを備え、前記ｎ枚
のカードはそれぞれ、カードアドレス設定指示信号によ
り前記リクエスト信号をセットし、前記アクセプト信号
により前記リクエスト信号をリセットするリクエスト発
生回路と、前記カードアドレス設定指示信号によりリセ
ットされ、前記リクエスト信号がセットされ且つ前記ア
クセプト信号が返却されていない期間カウントアップ動
作を行なうカードアドレスカウンタとを有することを特
徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003172A JPH02183358A (ja) | 1989-01-10 | 1989-01-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003172A JPH02183358A (ja) | 1989-01-10 | 1989-01-10 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183358A true JPH02183358A (ja) | 1990-07-17 |
Family
ID=11549964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003172A Pending JPH02183358A (ja) | 1989-01-10 | 1989-01-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183358A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126637U (ja) * | 1987-02-13 | 1988-08-18 |
-
1989
- 1989-01-10 JP JP1003172A patent/JPH02183358A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126637U (ja) * | 1987-02-13 | 1988-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095267A (en) | Clock pulse control system for microcomputer systems | |
| JP3323312B2 (ja) | 高速化した試験パターン発生器 | |
| JPH02183358A (ja) | 情報処理装置 | |
| JPH06348507A (ja) | マイクロコンピュータ | |
| US7127632B2 (en) | Method and device for synchronizing integrated circuits | |
| EP0273416B1 (en) | Timing signal generator for a video signal processor | |
| JP2538680B2 (ja) | Ｃｒｔ制御回路 | |
| US5969550A (en) | Method and apparatus for mutual synchronization of ASIC devices | |
| JP2508357Y2 (ja) | Ｉｃテスタ用タイミング発生器 | |
| JPH075279A (ja) | タイマー回路 | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPS61184471A (ja) | シミユレ−タ | |
| JPS61176208A (ja) | Ｐｗｍ信号発生回路 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS63140378A (ja) | パイプライン処理装置 | |
| JPS6013503B2 (ja) | 同期運転方式 | |
| JP2716203B2 (ja) | 情報処理装置 | |
| JPS63291156A (ja) | 計算機間の処理の同期方式 | |
| JPH06187065A (ja) | クロック切換回路 | |
| JPH0580089A (ja) | タイマ装置 | |
| JPS61130989A (ja) | Ｘ線画像処理装置 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 | |
| JPH0341812A (ja) | デューテイ比可変パルス発生回路 | |
| JPH0553676A (ja) | 半導体装置 | |
| JPH03292542A (ja) | 情報処理装置 |