JPH02183983A - 半導体集積回路装置のソケット - Google Patents
半導体集積回路装置のソケットInfo
- Publication number
- JPH02183983A JPH02183983A JP300989A JP300989A JPH02183983A JP H02183983 A JPH02183983 A JP H02183983A JP 300989 A JP300989 A JP 300989A JP 300989 A JP300989 A JP 300989A JP H02183983 A JPH02183983 A JP H02183983A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- terminal
- terminals
- view
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000010354 integration Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Connecting Device With Holders (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置のソケッｌ−（Ｉ Ｃソケ
ット）に関する。
ット）に関する。
最近のＩＣの高機能、高集積化に伴って、ＩＣの端子数
も増加の一途をたどっている。例えば、Ｄ Ｉ Ｐ （
Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ ）のＩＣの
端子数は、４０．４８．６４の様に増加している。
も増加の一途をたどっている。例えば、Ｄ Ｉ Ｐ （
Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ ）のＩＣの
端子数は、４０．４８．６４の様に増加している。
この様なＩＣの入出力信号をオシロスコープ等の測定器
をを用いて観察したり、又ＩＣソケットの端子へ配線し
ようとすると、観察又は配線しようとする端子を誤らな
いようにするために、−時的にソケットの外面あるいは
ＩＣの背に番号又はマークを記入する等の工夫を要して
いた。
をを用いて観察したり、又ＩＣソケットの端子へ配線し
ようとすると、観察又は配線しようとする端子を誤らな
いようにするために、−時的にソケットの外面あるいは
ＩＣの背に番号又はマークを記入する等の工夫を要して
いた。
第５図、第６図は従来のＩＣソケットにＩＣを実装した
平面図で、それぞれＤＩＰ４０端子のＩＣをソケットに
実装した図であり、共にＩＣソケットを用いてＩＣの端
子の入出力信号を測定器を用いて観察する際のＩＣ端子
の認識方法を示している。図中、１は絶縁基体、２はＩ
Ｃｌ３はＩＣ端子、４は肩、６はマーク、７は端子番号
、１１はプローブである。第５図は絶縁基体１の肩４に
、５端子毎にマーク６を記した例、第６図はＩＣ２の背
に、５端子毎に端子番号７を記した例である。
平面図で、それぞれＤＩＰ４０端子のＩＣをソケットに
実装した図であり、共にＩＣソケットを用いてＩＣの端
子の入出力信号を測定器を用いて観察する際のＩＣ端子
の認識方法を示している。図中、１は絶縁基体、２はＩ
Ｃｌ３はＩＣ端子、４は肩、６はマーク、７は端子番号
、１１はプローブである。第５図は絶縁基体１の肩４に
、５端子毎にマーク６を記した例、第６図はＩＣ２の背
に、５端子毎に端子番号７を記した例である。
上述した従来のＩＣソケットは、ソケット端子の番号に
対応した番号あるいはマーク等のスケールを有していな
かったため、どの端子が何番目の端子であるかが容易に
分がらないという欠点があった。
対応した番号あるいはマーク等のスケールを有していな
かったため、どの端子が何番目の端子であるかが容易に
分がらないという欠点があった。
本発明は、半導体集積回路装置のソケットにおいて、ソ
ケットの端子番号に対応した番号あるいはマーク等のス
ケールをソケットの絶縁基体面あるいはソケット端子導
出面に設けた半導体集積回路装置のソケットである。
ケットの端子番号に対応した番号あるいはマーク等のス
ケールをソケットの絶縁基体面あるいはソケット端子導
出面に設けた半導体集積回路装置のソケットである。
次に本発明について図面を参照して説明する。
第１図（ａ）、 （ｂ）、 （ｃ）は本発明の第１の実
施例を示す図で、図（ａ）は平面図、図（ｂ）は底面図
、図（Ｃ）は左側面図である。図中、１は絶縁基体、５
はＩＣ端子との接触片、４は肩、８は凸状マーク、１０
はソケット端子である。第１図はＤＩＲ４０端子のソケ
ットで、５端子毎に凸状マーク８を絶縁基体１の肩４に
施した例である。
施例を示す図で、図（ａ）は平面図、図（ｂ）は底面図
、図（Ｃ）は左側面図である。図中、１は絶縁基体、５
はＩＣ端子との接触片、４は肩、８は凸状マーク、１０
はソケット端子である。第１図はＤＩＲ４０端子のソケ
ットで、５端子毎に凸状マーク８を絶縁基体１の肩４に
施した例である。
第２図（ａ）、（ｂ）、（ｃ）、（ｄ）は本発明の第２
の実施例を示す図で、図（ａ）は平面図、図（ｂ）は底
面図、図（Ｃ）は左側面図、図（ｄ）は右側面図であり
、図中、９は端子番号、その他の符号は第１図と同様で
ある。第２図もＤＩＲ４０端子のソケットで、絶縁基体
１の側面に、５端子毎に端子番号９を数字で施した例で
ある。
の実施例を示す図で、図（ａ）は平面図、図（ｂ）は底
面図、図（Ｃ）は左側面図、図（ｄ）は右側面図であり
、図中、９は端子番号、その他の符号は第１図と同様で
ある。第２図もＤＩＲ４０端子のソケットで、絶縁基体
１の側面に、５端子毎に端子番号９を数字で施した例で
ある。
第３図は本発明の第３の実施例の斜視図で、ＰＬ ＣＣ
（Ｐｌａｓｔｉｃ Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａ
ｒｒｉｅｒ）ソケットの例であり、絶縁基体１ａの上面
に凸状マーク８ａを施しである。第４図は本発明の第４
の実施例を示す図で、フラットパッケージソケットのソ
ケット端子導出面から見た平面図であり、端子番号９ａ
とマーク８ｂとを組み合せた例である。
（Ｐｌａｓｔｉｃ Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａ
ｒｒｉｅｒ）ソケットの例であり、絶縁基体１ａの上面
に凸状マーク８ａを施しである。第４図は本発明の第４
の実施例を示す図で、フラットパッケージソケットのソ
ケット端子導出面から見た平面図であり、端子番号９ａ
とマーク８ｂとを組み合せた例である。
第３図、第４図において、ｌａ、 Ｉｂは絶縁基体、５
ａは接触片、１０ａ、ＩＯｂはソケット端子である。
ａは接触片、１０ａ、ＩＯｂはソケット端子である。
このように、マークの形状、表示方法あるいはマークの
間隔つまりスケールも任意である。
間隔つまりスケールも任意である。
以上説明したように本発明は、ＩＣソケットにソケット
端子の番号に対応した番号あるいはマーク等のスケール
を、ソケットの絶縁基体面あるいはソケット端子導出面
に設けることにより、ＩＣの端子番号を容易に認識でき
る効果がある。
端子の番号に対応した番号あるいはマーク等のスケール
を、ソケットの絶縁基体面あるいはソケット端子導出面
に設けることにより、ＩＣの端子番号を容易に認識でき
る効果がある。
第１図（ａ）、（ｂ）、（ｃ）は本発明の第１の実施例
を示す図で、図（ａ）は平面図、図（ｂ）は底面図、図
（ｃ）は左側面図、第２図（ａ）、（ｂ）、（ｅ）’、
（ｄ）は本発明の第２の実施例を示す図で、図（ａ）は
平面図、図（ｂ）は底面図、図（ｃ）は左側面図、図（
ｄ）は右側面図、第３図は本発明の第３の実施例を示す
斜視図、第４図は本発明の第４の実施例を示す図で、ソ
ケット端子導出面がら見た平面図、第５図及び第６図は
それぞれ従来のＩＣソケットにＩＣを実装した平面図で
ある。 １ 、 ｌａ、 １ｂ−−−絶縁基体、２ ・Ｉ Ｃ１
３−Ｉ Ｃ端子、４・・・肩、５，５ａ・・・接触片、
６・・・マーク、７・・・端子番号、８，８ａ・・・凸
状マーク、８ｂ・・・マーク、９．９ａ・・・端子番号
、１０． ｌＯａ、１０ｂ・・・ソケット端子、１１・
・・プローブ。 第１図 第２図 躬づ図 第４図
を示す図で、図（ａ）は平面図、図（ｂ）は底面図、図
（ｃ）は左側面図、第２図（ａ）、（ｂ）、（ｅ）’、
（ｄ）は本発明の第２の実施例を示す図で、図（ａ）は
平面図、図（ｂ）は底面図、図（ｃ）は左側面図、図（
ｄ）は右側面図、第３図は本発明の第３の実施例を示す
斜視図、第４図は本発明の第４の実施例を示す図で、ソ
ケット端子導出面がら見た平面図、第５図及び第６図は
それぞれ従来のＩＣソケットにＩＣを実装した平面図で
ある。 １ 、 ｌａ、 １ｂ−−−絶縁基体、２ ・Ｉ Ｃ１
３−Ｉ Ｃ端子、４・・・肩、５，５ａ・・・接触片、
６・・・マーク、７・・・端子番号、８，８ａ・・・凸
状マーク、８ｂ・・・マーク、９．９ａ・・・端子番号
、１０． ｌＯａ、１０ｂ・・・ソケット端子、１１・
・・プローブ。 第１図 第２図 躬づ図 第４図
Claims (1)
- 半導体集積回路装置のソケットにおいて、ソケットの端
子番号に対応した番号あるいはマーク等のスケールをソ
ケットの絶縁基体面あるいはソケット端子導出面に設け
たことを特徴とする半導体集積回路装置のソケット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP300989A JPH02183983A (ja) | 1989-01-09 | 1989-01-09 | 半導体集積回路装置のソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP300989A JPH02183983A (ja) | 1989-01-09 | 1989-01-09 | 半導体集積回路装置のソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02183983A true JPH02183983A (ja) | 1990-07-18 |
Family
ID=11545347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP300989A Pending JPH02183983A (ja) | 1989-01-09 | 1989-01-09 | 半導体集積回路装置のソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02183983A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100534149C (zh) | 2005-10-19 | 2009-08-26 | 索尼株式会社 | 信号处理系统以及在信号处理系统中管理端子号码的方法 |
| JP2016049170A (ja) * | 2014-08-29 | 2016-04-11 | 日本電信電話株式会社 | 生体信号モニタシステム |
-
1989
- 1989-01-09 JP JP300989A patent/JPH02183983A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100534149C (zh) | 2005-10-19 | 2009-08-26 | 索尼株式会社 | 信号处理系统以及在信号处理系统中管理端子号码的方法 |
| JP2016049170A (ja) * | 2014-08-29 | 2016-04-11 | 日本電信電話株式会社 | 生体信号モニタシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6447042U (ja) | ||
| US5266059A (en) | Generic rotatable connector assembly for testing integrated circuit packages | |
| JPH02183983A (ja) | 半導体集積回路装置のソケット | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| US4950981A (en) | Apparatus for testing a circuit board | |
| JPH0577951U (ja) | Ｉｃパッケージ | |
| JPH084102B2 (ja) | 半導体検査装置 | |
| JP2002196037A (ja) | 半導体パッケージ | |
| JPH0548133Y2 (ja) | ||
| JPH03176676A (ja) | 面実装型半導体素子の測定用ケルビン型ソケット | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| JPH03120474A (ja) | プローブカード | |
| JPS61131549A (ja) | 半導体回路パツケ−ジ | |
| JPS5912615Y2 (ja) | プロ−ブカ−ド | |
| JPH072975U (ja) | 加熱又は冷却テストに適したプローブカード | |
| JPH0432757Y2 (ja) | ||
| JP2526212Y2 (ja) | Ｉｃソケット | |
| JP2631446B2 (ja) | Ｓｑｕｉｄ用キャリヤ | |
| JPH0612544Y2 (ja) | プローブカード | |
| JPS6341042A (ja) | 高周波特性測定用の半導体基板 | |
| JPH0897261A (ja) | 半導体チップバイアステスト用ソケット | |
| JPH04288847A (ja) | 半導体試験装置 | |
| JPH0897522A (ja) | Ｉｃカード用ｉｃ基板 | |
| JPH02134843A (ja) | 集積回路 |