JPH02184929A - デュプレクスシステム制御方式 - Google Patents

デュプレクスシステム制御方式

Info

Publication number
JPH02184929A
JPH02184929A JP514989A JP514989A JPH02184929A JP H02184929 A JPH02184929 A JP H02184929A JP 514989 A JP514989 A JP 514989A JP 514989 A JP514989 A JP 514989A JP H02184929 A JPH02184929 A JP H02184929A
Authority
JP
Japan
Prior art keywords
processor
order processor
backup
transmission destination
upper processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP514989A
Other languages
English (en)
Inventor
Toshiharu Aoki
青木 俊晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP514989A priority Critical patent/JPH02184929A/ja
Publication of JPH02184929A publication Critical patent/JPH02184929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデュプレクスシステム制御方式に関し、特に上
位プロセッサが障害発生時に上位プロセッサと同等の機
能を持つバックアップ用の上位プロセッサに切替わるこ
とにより処理を中断することなく行うデュブレクスシス
テム制御方式に関する。
〔従来の技術〕
従来のデスシムにおいては、上位プロセッサに障害が発
生した場合を想定し、同等の機能を有するバックアップ
用上位プロセッサを用意し、障害発生時には物理的に通
信回線を切替えることにより、バックアップ用の上位プ
ロセッサに下位プロセッサを接続していた。
〔発明が解決しようとする課題〕
上述した従来のデュプレクスシステム制御方式は、回線
の切替えに時間がかかり、回線が一時的に切断されると
いう問題点があり、さらに、光ケーブルの回線を切替え
る場合には非常にコスト高になるという問題点がある。
本発明の目的は、下位プロセッサが上位プロセッサの異
常を判断して上位プロセッサを直ちに変更することがで
き、且つ上位プロセッサ異常時の対応の即時化を安価に
提供することができるデュプレクスシステム制御方式を
提供することにある。
〔課題を解決するための手段〕
本発明のデュブレクスシステム制御方式は、下位プロセ
ッサと前記下位プロセッサに対する処理を行う第1の上
位プロセッサとが通信回線を介して接続され、前記下位
プロセッサと前記通信回線を介して接続され且つ前記第
1の上位プロセッサと同一の機能を持ち前記第1の上位
プロセッサと通信を行うバックアップ用の第2の上位プ
ロセッサが設けられたデュプレクスシステム制御方式に
おいて、前記第2の上位プロセッサが、(A)前記第1
の上位プロセッサに通信障害が発生したとき、前記第1
の上位プロセッサとの間の通信の経過から前記通信障害
の発生を検出する上位プロセッサ通信障害検出部、 (B)前記上位プロセッサ通信障害検出部が前記通信障
害を検出したとき、前記下位プロセッサからの送信先を
前記第1の上位プロセッサから前記第2の上位プロセッ
サに変更する送信先変更指示信号を前記下位プロセッサ
に送出する送信先変更指示信号送信部、 を有し、前記下位プロセッサが、 (C)前記第2の上位プロセッサから前記送信先変更指
示信号を受信する送信先変更指示信号受信部、 <D)前記第2の上位プロセッサからの送信先変更指示
信号により送信先を変更する送信先変更処理部、 を有して構成されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例のブロック図である。
上位プロセッサ1.バックアップ用上位プロセッサ2及
び下位プロセッサ3は同一のネットワーク4上に存在し
、上位プロセッサ1とバックアップ用上位プロセッサ2
との間には上位プロセッサ間での業務状態を知らせるた
めの専用通信回線5を持っている。通常、下位プロセッ
サ3によりオンライン業務を行い、バックアップ用上位
プロセッサ2は上位プロセッサ1と同様の機能を持ち上
位プロセッサ1の異常時に備え待機する。
上位プロセッサ1は通常の業務を行っているときには、
一定周期でバックアップ用上位プロセッサ2に、専用通
信図vA5を使用してオンライン業務実行中であること
を示す業務状態送信信号を送信し、バックアップ用上位
プロセッサ2では上位プロセッサ1がオンライン業務中
であることを認識する。
上位プロセッサ1に異常が発生しバックアップ用上位プ
ロセッサ2への送信が途絶えた場合、バックアップ用上
位プロセッサ2は、上位プロセッサ通信障害検出部によ
り上位プロセッサ1に異常が発生したと認識し、送信先
変更指示信号送信部から下位プロセッサ3へ送信先変更
指示信号を送信する。下位プロセッサ3は送信先変更指
示信号受信部がバックアップ用上位プロセッサ2からの
送信先変更指示信号を受信後、送信先変更処環部により
送信先が変更され、バックアップ用上位プロセッサ2と
論理的に接続されてオンライン業務を行う。
第2図は第1図の一実施例の動作を示す流れ図である。
オンライン画面処理を行っている上位プロセッサ1に障
害が発生する(ステップ6)。
上位プロセッサlに障害が発生し、バックアップ用上位
プロセッサ2への業務状態送信信号が停止する(ステッ
プ7)。
バックアップ用上位プロセッサ2にて、上位プロセッサ
1からの専用通信回線5を介した業務状態送信信号の受
信が停止すると、上位プロセッサ通信障害検出部により
上位プロセッサ1に障害が発生したことが検出される(
ステップ8)。
バックアップ用上位プロセッサ2から下位プロセッサ3
に対して、上位プロセッサ1に障害が発生したことが通
知され、この情報受信後の下位プロセッサ3からの送信
はバックアップ用上位プロセッサ2へ行うことが指示さ
れる(ステップ9)。
バックアップ用上位プロセッサ2からの送信先変更指示
信号の受信により以後の送信先を上位プロセッサ1から
バックアップ用上位プロセッサ2に変更する(ステップ
10)。
上位プロセッサlの障害後もバックアップ用上位プロセ
ッサ2により、下位プロセッサ3は運用を続行すること
ができる(ステップ11)。
〔発明の効果〕
以上説明したように、本発明は、ネットワークを使用し
バックアップ用の上位プロセッサから送信先変更指示を
行うことにより、下位プロセッサが上位プロセッサの異
常を直ちに判断することができ、上位プロセッサをバッ
クアップ用上位プロセッサに変更することができる。こ
のため上位プロセッサ異常時の対応の即時化を安価に提
供することができるという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は第1
図の一実施例の動作を示す流れ図である。 1・・・・・・上位プロセッサ、2・・・・・・バック
アップ用上位プロセッサ、3・・・・・・下位プロセッ
サ、4・・・・・・ネットワーク、5・・・・・・専用
通信回線。 代理人 弁理士  内 原  晋 よff170でツア ハ゛ツファ・77Mよゴ立ブロセ・・/ブ下壬立ブ0↑
L・ン°ワ“ ネー・lトワーフ 尋Iゆ1言口路 薦  1 口

Claims (1)

  1. 【特許請求の範囲】 下位プロセッサと前記下位プロセッサに対する処理を行
    う第1の上位プロセッサとが通信回線を介して接続され
    、前記下位プロセッサと前記通信回線を介して接続され
    且つ前記第1の上位プロセッサと同一の機能を持ち前記
    第1の上位プロセッサと通信を行うバックアップ用の第
    2の上位プロセッサが設けられたデュプレクスシステム
    制御方式において、前記第2の上位プロセッサが、 (A)前記第1の上位プロセッサに通信障害が発生した
    とき、前記第1の上位プロセッサとの間の通信の経過か
    ら前記通信障害の発生を検出する上位プロセッサ通信障
    害検出部、 (B)前記上位プロセッサ通信障害検出部が前記通信障
    害を検出したとき、前記下位プロセッサからの送信先を
    前記第1の上位プロセッサから前記第2の上位プロセッ
    サに変更する送信先変更指示信号を前記下位プロセッサ
    に送出する送信先変更指示信号送信部、 を有し、前記下位プロセッサが、 (C)前記第2の上位プロセッサから前記送信先変更指
    示信号を受信する送信先変更指示信号受信部、 (D)前記第2の上位プロセッサからの送信先変更指示
    信号により送信先を変更する送信先変更処理部、 を有したことを特徴とするデュプレクスシステム制御方
    式。
JP514989A 1989-01-11 1989-01-11 デュプレクスシステム制御方式 Pending JPH02184929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP514989A JPH02184929A (ja) 1989-01-11 1989-01-11 デュプレクスシステム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP514989A JPH02184929A (ja) 1989-01-11 1989-01-11 デュプレクスシステム制御方式

Publications (1)

Publication Number Publication Date
JPH02184929A true JPH02184929A (ja) 1990-07-19

Family

ID=11603228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP514989A Pending JPH02184929A (ja) 1989-01-11 1989-01-11 デュプレクスシステム制御方式

Country Status (1)

Country Link
JP (1) JPH02184929A (ja)

Similar Documents

Publication Publication Date Title
US5148433A (en) Transfer network interface
JP2752914B2 (ja) 二重化監視制御システム
JPH02184929A (ja) デュプレクスシステム制御方式
KR100232869B1 (ko) 이중화 구조를 가지는 통신 시스템에서 선 탈장 감지 장치 및 방법
JP2000224079A (ja) 光伝送路一重化ノード装置の故障救済方式
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
JPH02141041A (ja) データ通信回線の切替制御方式
JP2564397B2 (ja) 二重化システムのデータ出力装置
JPH02122730A (ja) 信号ライン終端方式
JP2699007B2 (ja) マルチドロップ接続端末回線切離し方式
JP4246856B2 (ja) 制御装置の二重化切替方法
JP3049955B2 (ja) 切替制御方式
JPS59114929A (ja) 伝送路障害検出方式
JP2642489B2 (ja) マルチポート切換え制御方式
JP2750165B2 (ja) 2重化中継回線における正常中継回線の選択方法及び装置
JPH01123532A (ja) 回線自動切替装置
JPS5850372B2 (ja) デ−タ集配信処理システム
JPH08272706A (ja) 周辺装置システム
JPH06175869A (ja) 二重化計算機システム
JPH0213059A (ja) オンラインデータ通信方式
JPH11134024A (ja) インターフェース電源異常検知装置
JPS6043951A (ja) 予備切替通知方法
JPH11184814A (ja) 端末切替装置
JPH02276317A (ja) 冗長系切換方式
JPH0194743A (ja) 切替制御方式