JPH02185096A - 厚膜多層回路基板 - Google Patents
厚膜多層回路基板Info
- Publication number
- JPH02185096A JPH02185096A JP1005573A JP557389A JPH02185096A JP H02185096 A JPH02185096 A JP H02185096A JP 1005573 A JP1005573 A JP 1005573A JP 557389 A JP557389 A JP 557389A JP H02185096 A JPH02185096 A JP H02185096A
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- layer conductor
- thick film
- multilayer circuit
- film multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スルーポールを有する厚膜多層回路基板に関
するものである。
するものである。
従来の技術
近年、厚膜多層回路基板には一層の高密度化が要求され
ている。以下、図面を参照しながら、従来の厚膜多層回
路基板の一例について説明する。
ている。以下、図面を参照しながら、従来の厚膜多層回
路基板の一例について説明する。
第２図は従来の厚膜多層回路基板を示すものである。第
２図において、１はアルミナ基板で、このアルミナ基板
１．は内層導体２により覆われ、その上を絶縁体ＮＩ４
で、さらにその外側を外層導体３によって覆われている
。厚膜多層回路基板にはスルーホール５が設けられ、ア
ルミナ基板１上に両面に形成された内層導体２はこのス
ルーホール５を通して互いに接続されている。また、内
層導体２と外層導体３とはビアポール６により互いに接
続されている。すなわち、従来の厚膜多層回路基板では
、アルミナ基板１上に両面に形成された内層導体２どう
じの接続と、内層導体２と外層導体３との接続とが、各
々別々の箇所でなされていた。
２図において、１はアルミナ基板で、このアルミナ基板
１．は内層導体２により覆われ、その上を絶縁体ＮＩ４
で、さらにその外側を外層導体３によって覆われている
。厚膜多層回路基板にはスルーホール５が設けられ、ア
ルミナ基板１上に両面に形成された内層導体２はこのス
ルーホール５を通して互いに接続されている。また、内
層導体２と外層導体３とはビアポール６により互いに接
続されている。すなわち、従来の厚膜多層回路基板では
、アルミナ基板１上に両面に形成された内層導体２どう
じの接続と、内層導体２と外層導体３との接続とが、各
々別々の箇所でなされていた。
発明が解決しようとする課題
ところが、上記のような構成では、アルミナ基板１上に
両面に形成された内Ｆｔ４導体２どうしの接続部および
内層導体２と外層導体３の接続部の数が多くなるにつれ
、スルーホール５およびピアホール６を逐次形成してゆ
かねばならず、両者の基板内占有面積が非常に大きくな
ってしまい、−層の高密度化が要求される厚膜多層回路
基板の設計に大きな障害となるという課題があった。
両面に形成された内Ｆｔ４導体２どうしの接続部および
内層導体２と外層導体３の接続部の数が多くなるにつれ
、スルーホール５およびピアホール６を逐次形成してゆ
かねばならず、両者の基板内占有面積が非常に大きくな
ってしまい、−層の高密度化が要求される厚膜多層回路
基板の設計に大きな障害となるという課題があった。
本発明は上記課題を解決するものであり、高密痩化され
な厚膜多層回路基板を提供することを目的とするもので
ある。
な厚膜多層回路基板を提供することを目的とするもので
ある。
課題を解決するための手段
上記課題を解決するために本発明の厚膜多層回路基板は
、基板上で両面に形成されてスルーホール接続された内
層導体と、前記スルーホール内で前記内層導体と接続さ
れて形成された外層導体とを備えたものである。
、基板上で両面に形成されてスルーホール接続された内
層導体と、前記スルーホール内で前記内層導体と接続さ
れて形成された外層導体とを備えたものである。
作用
上記構成により基板上で両面に形成されてスルーポール
接続された内層導体と外側に形成された外層導体とがス
ルーホール内で接続されることになり、内層導体の接続
部および内層導体と外層導体の接続部の数が多くなるに
つれ、スルーホールおよびピアホールを逐次形成してゆ
かねばならないという従来の課題を解決できるものであ
る。
接続された内層導体と外側に形成された外層導体とがス
ルーホール内で接続されることになり、内層導体の接続
部および内層導体と外層導体の接続部の数が多くなるに
つれ、スルーホールおよびピアホールを逐次形成してゆ
かねばならないという従来の課題を解決できるものであ
る。
また、上記構成は、従来の厚膜多層、回路基板のパター
ン変更のみで製造しうるちのであり、製造プロセスの変
更なしに従来の課題解決に大きくｉ献するものである。
ン変更のみで製造しうるちのであり、製造プロセスの変
更なしに従来の課題解決に大きくｉ献するものである。
実施例
以下、本発明の一実施例の厚膜多層回路基板を図面を参
照して説明する。
照して説明する。
第１図は本発明の一実施例を示す厚膜多層回路基板の断
面図である。第１図に示すように、アルミナ基板１１上
で両面に形成されてスルーホール１５を通して互いに接
続された内層導体１２に、この内層導体１２上に絶縁体
層１４を介して形成された外層導体１３がスルーホール
１５内で接続されている。なお、１６はピアホールであ
る。
面図である。第１図に示すように、アルミナ基板１１上
で両面に形成されてスルーホール１５を通して互いに接
続された内層導体１２に、この内層導体１２上に絶縁体
層１４を介して形成された外層導体１３がスルーホール
１５内で接続されている。なお、１６はピアホールであ
る。
上記構成により、スルーホール１５内で内層導体１２ど
うしだけでなく、内Ｍ導体１２と外層導体１３も接続し
たので、ビアポール１６の数を低減することができて、
内層導体１２と外層導体１３の接続部の基板内占有面積
を低減でき、厚膜多層回路基板は高密度化される。
うしだけでなく、内Ｍ導体１２と外層導体１３も接続し
たので、ビアポール１６の数を低減することができて、
内層導体１２と外層導体１３の接続部の基板内占有面積
を低減でき、厚膜多層回路基板は高密度化される。
発明の効果
以上のように本発明の厚膜多層回路基板によれば、基板
上で両面に形成されてスルーホール接続された内層導体
と、このスルーホール内で上記内層導体と接続された層
導体を備えたものであるので、ピアホールの数を従来よ
りも低減でき、厚膜多層回路基板を高密度化でき、ひい
ては製品の小型化に大いに役立つものである。ま力、従
来の厚膜多層回路基板のパターン変更のみで製造しうる
も燭であり、実用上きわめて有利なものである。
上で両面に形成されてスルーホール接続された内層導体
と、このスルーホール内で上記内層導体と接続された層
導体を備えたものであるので、ピアホールの数を従来よ
りも低減でき、厚膜多層回路基板を高密度化でき、ひい
ては製品の小型化に大いに役立つものである。ま力、従
来の厚膜多層回路基板のパターン変更のみで製造しうる
も燭であり、実用上きわめて有利なものである。
第１図は本発明の一実施例における厚膜多層回路基板の
断面図、第２図は従来の厚膜多層回路基板の断面図であ
る。 １１・・・アルミナ基板、１２・・・内層導体、１３・
・・外層導体、１４・・・絶縁体層、１５・・・スルー
ホール、１６・・・ピアホール。 代理人 森 本 義 弘 第１図 第２図
断面図、第２図は従来の厚膜多層回路基板の断面図であ
る。 １１・・・アルミナ基板、１２・・・内層導体、１３・
・・外層導体、１４・・・絶縁体層、１５・・・スルー
ホール、１６・・・ピアホール。 代理人 森 本 義 弘 第１図 第２図
Claims (1)
- １．基板上で両面に形成され、スルーホール接続された
内層導体と、前記スルーホール内で前記内層導体と接続
されて形成された外層導体とを備えた厚膜多層回路基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005573A JPH02185096A (ja) | 1989-01-12 | 1989-01-12 | 厚膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005573A JPH02185096A (ja) | 1989-01-12 | 1989-01-12 | 厚膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185096A true JPH02185096A (ja) | 1990-07-19 |
Family
ID=11614964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005573A Pending JPH02185096A (ja) | 1989-01-12 | 1989-01-12 | 厚膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185096A (ja) |
-
1989
- 1989-01-12 JP JP1005573A patent/JPH02185096A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619791A (en) | Method for fabricating highly conductive vias | |
| EP1816905A3 (en) | Printed wiring board and method of manufacturing the same | |
| EP0170477A3 (en) | Multilayer systems and their method of production | |
| US4616292A (en) | Multilayer printed circuit board | |
| JPH04793A (ja) | プリント配線板における電磁波シールド層とアース回路の接続方法 | |
| KR970060427A (ko) | 리드프레임의 제조방법 | |
| JPH02185096A (ja) | 厚膜多層回路基板 | |
| US5345673A (en) | Method of manufacturing a printed wiring board | |
| JPH0219982Y2 (ja) | ||
| JPS62189707A (ja) | 積層インダクタ | |
| JPH0521944A (ja) | 印刷配線板 | |
| JPH0745980Y2 (ja) | 回路基板 | |
| JPH0749823Y2 (ja) | 回路基板 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH01276791A (ja) | 金属芯入りプリント配線板 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JPH03185788A (ja) | 電気回路形成方法 | |
| JPH08288609A (ja) | プリント配線基板 | |
| JP2000123893A (ja) | ライトアングルコネクタ | |
| JPH01287991A (ja) | クロスオーバ形成方法 | |
| JPS58148498A (ja) | セラミツク厚膜印刷回路基板の歩留り向上パタ−ン | |
| JPH02137294A (ja) | 多層印刷配線板の製造方法 | |
| JPH01283995A (ja) | 多層印刷配線板 | |
| JPH10209641A (ja) | Ｌｅｄプリント配線板の配線方法 | |
| JPH066004A (ja) | プリント配線板 |