JPH02186389A - フラットパネル表示システム - Google Patents
フラットパネル表示システムInfo
- Publication number
- JPH02186389A JPH02186389A JP1239491A JP23949189A JPH02186389A JP H02186389 A JPH02186389 A JP H02186389A JP 1239491 A JP1239491 A JP 1239491A JP 23949189 A JP23949189 A JP 23949189A JP H02186389 A JPH02186389 A JP H02186389A
- Authority
- JP
- Japan
- Prior art keywords
- flat panel
- panel display
- address information
- address
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は大形表示装置を要するデータ処理システムに用
いて好適なフラットパネル表示システムに関する。
いて好適なフラットパネル表示システムに関する。
「従来の技術」
一般的なフラットパネル表示装置、特に液晶表示装置は
、パーソナルコンビエータのようなデータ処理システム
における使用が増加していることが見受けられる。画像
制御回路によってドライブされるこれらのフラットパネ
ル表示装置は、ＣＲＴ（陰極線管、Ｃａｔｈｏｄｅ Ｒ
ａｙ Ｔｕｂｅ）表示装置と比較して、重量、サイズお
よび小形化において、多くの利点がある。
、パーソナルコンビエータのようなデータ処理システム
における使用が増加していることが見受けられる。画像
制御回路によってドライブされるこれらのフラットパネ
ル表示装置は、ＣＲＴ（陰極線管、Ｃａｔｈｏｄｅ Ｒ
ａｙ Ｔｕｂｅ）表示装置と比較して、重量、サイズお
よび小形化において、多くの利点がある。
しかし、よく知られているように、フラットパネル表示
装置は化学的な反応で動作するシステムであり、これに
よって、ＣＲＴ表示装置と比較して幾つかの欠点が生じ
ている。
装置は化学的な反応で動作するシステムであり、これに
よって、ＣＲＴ表示装置と比較して幾つかの欠点が生じ
ている。
特に重要なことは、一般的なフラットパネル表示装置に
使用される化合物は、断続的な時間しか可視像を表示で
きないことである。したがって、フラットパネル表示装
置のサイズを大きくすると、表示されている像が再書き
込みされる前に薄くなる限界表示すイズに達する。
使用される化合物は、断続的な時間しか可視像を表示で
きないことである。したがって、フラットパネル表示装
置のサイズを大きくすると、表示されている像が再書き
込みされる前に薄くなる限界表示すイズに達する。
フラットパネル表示装置の限界サイズに対する１つの解
決方法は、所望の表示すイズを実現するように、複数の
表示装置を組み合わせて使用することである。例えば、
所望の表示すイズが６４０×４８０であれば、１つの解
決策は６４０Ｘ２４０の表示装置を２個組み合わせて使
用することである。
決方法は、所望の表示すイズを実現するように、複数の
表示装置を組み合わせて使用することである。例えば、
所望の表示すイズが６４０×４８０であれば、１つの解
決策は６４０Ｘ２４０の表示装置を２個組み合わせて使
用することである。
このように複合されたフラットパネル表示装置を使用す
ると、データ処理システムの他のハードウェアに影響を
与える。特に、複合パネルを使用したことによって、画
像制御装置がこの複合パネルをいかにしてドライブする
のかという問題が発生する。この問題は、各表示装置が
別個の表示容量を具備する必要があるとき、悪化する。
ると、データ処理システムの他のハードウェアに影響を
与える。特に、複合パネルを使用したことによって、画
像制御装置がこの複合パネルをいかにしてドライブする
のかという問題が発生する。この問題は、各表示装置が
別個の表示容量を具備する必要があるとき、悪化する。
各々の表示装置に多彩な表示方法が可能としたまま、腹
合フラットパネル表示装置を駆動できるように、既存の
制御装置に処理手段、計算手段、および付帯するハード
ウェアの調整手段を具備させることは複雑であり、本出
願人の知るところでは満足に解決されていなかった。
これらの問題を、第６図（Ａ）および（Ｂ）を裟照し、
さらに詳細に説明する。
合フラットパネル表示装置を駆動できるように、既存の
制御装置に処理手段、計算手段、および付帯するハード
ウェアの調整手段を具備させることは複雑であり、本出
願人の知るところでは満足に解決されていなかった。
これらの問題を、第６図（Ａ）および（Ｂ）を裟照し、
さらに詳細に説明する。
第６図（Ａ）は、従来技術における単一型のフラットパ
ネル表示装置ＩＯ用のメモリ８を表現した図である。同
図（Ｂ）は、従来技術における、フラットパネル表示装
置１２および１４を具備する複合フラットパネル表示装
置１０用のメモリ８を表現した図である。
ネル表示装置ＩＯ用のメモリ８を表現した図である。同
図（Ｂ）は、従来技術における、フラットパネル表示装
置１２および１４を具備する複合フラットパネル表示装
置１０用のメモリ８を表現した図である。
同図（Ａ）のような単一型の表示システムにあっては、
フラットパネル表示装置１０にオケル第り行目に相当す
るメモリ８上のアドレスＡＤＤＲ（Ｌ）は、およそ下記
のようにして計算される。
フラットパネル表示装置１０にオケル第り行目に相当す
るメモリ８上のアドレスＡＤＤＲ（Ｌ）は、およそ下記
のようにして計算される。
ＡＤＤＲ，（Ｌ）＝Ｘ＋ＷＩＬ ・・・・・・
（１）（ただし、Ｌ≦Ｈ） ＡＤＤＲ（Ｌ）−（Ｌ−（Ｈ＋１．））＊Ｗ ・・・
・・・（２）（ただし、ｉ、 ＞ Ｈ） ＰＯＰ （Ａ）に示すような関連メモリを具備する表示
システムにおいては、アドレス計算はＬ＝１の状態から
Ｌ ＝ ４．８０まで続けられる。
（１）（ただし、Ｌ≦Ｈ） ＡＤＤＲ（Ｌ）−（Ｌ−（Ｈ＋１．））＊Ｗ ・・・
・・・（２）（ただし、ｉ、 ＞ Ｈ） ＰＯＰ （Ａ）に示すような関連メモリを具備する表示
システムにおいては、アドレス計算はＬ＝１の状態から
Ｌ ＝ ４．８０まで続けられる。
従来の方法によるアドレス計算は、例えば下記のようで
あった。
あった。
■全フレームをリセットする。
■初期アドレス計算
■改行、Ｉ７←Ｌ＋１
■ＬとＨとを比較する。
■Ｌ≦Ｈであれば、アドレスにＸを加算する。
■Ｌ＞Ｈであれば、アドレス＝０とする。
■Ｌ＝フレームであれば、ステップ■に戻る。
■ステップ■に戻る。
従来のアドレス供給手段は、これらの論理ステ・ノブを
統合してフラットパネル表示装置１０を駆動した。この
ようなアドレス供給手段は、普通の加算器および比較器
を用いて実現した。
統合してフラットパネル表示装置１０を駆動した。この
ようなアドレス供給手段は、普通の加算器および比較器
を用いて実現した。
第６図（Ｂ）に示すような、１個のアドレス供給手段を
用いた、複合表示システムにあっては、事態はさらに複
雑になる。
用いた、複合表示システムにあっては、事態はさらに複
雑になる。
２枚のフラットパネル表示装置を１枚の表示器として使
用するには、２本のラインが同時に表示され、これによ
り、各ラインの開始アドレスが同時に計算される必要が
生じる。例えば、４８０ラインのフラットパネル表示装
置において、ＬＩおよびり、はともに１から２４０まで
の値をとり、同期をとるために％ Ｌｌはり、と等しく
なる。ラインｌのアドレスＡＤＤＲ（Ｌ、）およびライ
ン２のアドレスＡＤＤＲ（Ｌりは、およそ次のように計
算される。（なお、下記各式において、ＨＡは上下表示
装置の分割位置となる行番号である。）■ＨＡ＜２４０
かつり、≦ＨＡの場合、ＡＤＤＲ（Ｌ、）＝Ｘ、＋Ｗ＊
Ｌ、 −−・・−・（３）ＡＤＤＲ（Ｌｅ）＝（
２４０ＨＡ＋Ｌｒ）＊Ｗ・・・・・・（４） ■ＨＡ＜２４０かつり、＞ＨＡの場合、ΔＤ Ｄ Ｒ（
１、＋）＝ ［＋、 、＋ （ＨＡ＋ １ ）］本Ｗ
・・・・・・（５）ＡＩ）ＤＲ（Ｌｆ）＝［Ｌｔ−（Ｈ
Ａ＋ １）＋２４０］＊Ｗ・・・・・・ （６） ■）１．＞２４ＱかつＬ！≦（＋−（Ａ−２４０）の場
合、ＡＤＤＲ（Ｌ、）＝Ｘ＋Ｗ＊ｉ、、 ・・
・・・・（７）ＡＤＤＲ（Ｌハ＝Ｘ 十（Ｌ ！＋ ２
４０）＊Ｗ・・・・・・ （８） ■ＩＩＡ〉２４０かつり、＞ （ＨＡ−２４０）の場合
、ＡＤＤＲ（Ｌ、）＝Ｘ＋Ｗ＊Ｌ、 ・ ＝−
（９）ＡＤＤＲ（Ｌｔ）＝［ｌ、！−（ＨＡ＋１）］＊
ｗ＋２４０・・・・・・（１，０） 上記によれば、Ｌ 、およびり、がｌないし２４０の値
をとることが解る。ＡＤＤＲ（Ｌ、）およびＡＤＤＲ（
Ｌｓ）を出力する方法としては、上記による方法以上に
簡単にはできない。上記各式を実行するには、例えば、
多くの乗算器と比較器とが必要である。
用するには、２本のラインが同時に表示され、これによ
り、各ラインの開始アドレスが同時に計算される必要が
生じる。例えば、４８０ラインのフラットパネル表示装
置において、ＬＩおよびり、はともに１から２４０まで
の値をとり、同期をとるために％ Ｌｌはり、と等しく
なる。ラインｌのアドレスＡＤＤＲ（Ｌ、）およびライ
ン２のアドレスＡＤＤＲ（Ｌりは、およそ次のように計
算される。（なお、下記各式において、ＨＡは上下表示
装置の分割位置となる行番号である。）■ＨＡ＜２４０
かつり、≦ＨＡの場合、ＡＤＤＲ（Ｌ、）＝Ｘ、＋Ｗ＊
Ｌ、 −−・・−・（３）ＡＤＤＲ（Ｌｅ）＝（
２４０ＨＡ＋Ｌｒ）＊Ｗ・・・・・・（４） ■ＨＡ＜２４０かつり、＞ＨＡの場合、ΔＤ Ｄ Ｒ（
１、＋）＝ ［＋、 、＋ （ＨＡ＋ １ ）］本Ｗ
・・・・・・（５）ＡＩ）ＤＲ（Ｌｆ）＝［Ｌｔ−（Ｈ
Ａ＋ １）＋２４０］＊Ｗ・・・・・・ （６） ■）１．＞２４ＱかつＬ！≦（＋−（Ａ−２４０）の場
合、ＡＤＤＲ（Ｌ、）＝Ｘ＋Ｗ＊ｉ、、 ・・
・・・・（７）ＡＤＤＲ（Ｌハ＝Ｘ 十（Ｌ ！＋ ２
４０）＊Ｗ・・・・・・ （８） ■ＩＩＡ〉２４０かつり、＞ （ＨＡ−２４０）の場合
、ＡＤＤＲ（Ｌ、）＝Ｘ＋Ｗ＊Ｌ、 ・ ＝−
（９）ＡＤＤＲ（Ｌｔ）＝［ｌ、！−（ＨＡ＋１）］＊
ｗ＋２４０・・・・・・（１，０） 上記によれば、Ｌ 、およびり、がｌないし２４０の値
をとることが解る。ＡＤＤＲ（Ｌ、）およびＡＤＤＲ（
Ｌｓ）を出力する方法としては、上記による方法以上に
簡単にはできない。上記各式を実行するには、例えば、
多くの乗算器と比較器とが必要である。
出願人が知るところの先願では、上述の課題に対して、
なんら学ぶところや回路、方法の示唆はなかった。
なんら学ぶところや回路、方法の示唆はなかった。
例えば、米国特許番号４．６８．４，９３５ （Ｆｕｊ
ｉｓａｋｕ、 ａｔ ａｌ、 ）においては、第１画像
（グラフィック）と第２画像（文字）とを記憶する一対
のメモリを使用する方法が開示されている。この先願に
あっては、選択混成回路が表示装置に用いられ、表示要
求にしたがって、２台ある表示装置のうちの一方または
双方にイメージメモリ（複数）からのデータを混成して
供給する。
ｉｓａｋｕ、 ａｔ ａｌ、 ）においては、第１画像
（グラフィック）と第２画像（文字）とを記憶する一対
のメモリを使用する方法が開示されている。この先願に
あっては、選択混成回路が表示装置に用いられ、表示要
求にしたがって、２台ある表示装置のうちの一方または
双方にイメージメモリ（複数）からのデータを混成して
供給する。
米国特許番号４． ６５１．、 １４６ （Ｌｕｃａｓ
ｔｅｅｔａｌ、）にあっては、マルチ・タスキング環境
の中の異なったアプリケージぢンからのデータを表示す
るマルチ・ウィンド表示システムの使用方法が開示され
ている。
ｔｅｅｔａｌ、）にあっては、マルチ・タスキング環境
の中の異なったアプリケージぢンからのデータを表示す
るマルチ・ウィンド表示システムの使用方法が開示され
ている。
米国特許番号４，３２３，８９１ （＾ｋａｓｈｉ）に
あっては、鏡の反射を利用して各ステーションに表示情
報を送るカーソル表示信号を供給する方法およびシステ
ムが述べられている。
あっては、鏡の反射を利用して各ステーションに表示情
報を送るカーソル表示信号を供給する方法およびシステ
ムが述べられている。
「発明が解決しようとする課題」
本発明は上述した事情に鑑みてなされたものであり、複
合フラットパネル表示装置を簡単な回路構成で制御する
ことができるフラットパネル表示システムを提供するこ
とを目的としている。
合フラットパネル表示装置を簡単な回路構成で制御する
ことができるフラットパネル表示システムを提供するこ
とを目的としている。
「課題を解決するための手段」
上記課題を解決するため特許請求の範囲第１項記載の発
明にあっては、本質的に一のフラットパネル表示装置に
みえるように配置された第１および第２のフラットパネ
ル表示装置を具備する複合フラットパネル表示装置と、
前記第１および第２のフラットパネル表示装置を駆動す
るための第１および第２のアドレス情報を発生する第１
および第２のアドレス発生器を具備する画像制御装置と
、第１の表示フレーム中に、前記第１のアドレス情報を
供給して前記第１のフラットパネル表示装置を駆動する
とともに、前記第２のアドレス情報を供給して前記第２
のフラットパネル表示装置を駆動する第１のアドレス情
報供給手段と、第２の表示フレーム中に、前記第２のア
ドレス情報を供給して前記第１のフラットパネル表示装
置を駆動するとともに、前記第１のアドレス情報を供給
して前記第２のフラットパネル表示装置を駆動する第２
のアドレス情報供給手段と、前記第１および第２の表示
フレームを均等化するための垂直同期位置をカウントす
るカウント手段と、を具備することを特徴としている。
明にあっては、本質的に一のフラットパネル表示装置に
みえるように配置された第１および第２のフラットパネ
ル表示装置を具備する複合フラットパネル表示装置と、
前記第１および第２のフラットパネル表示装置を駆動す
るための第１および第２のアドレス情報を発生する第１
および第２のアドレス発生器を具備する画像制御装置と
、第１の表示フレーム中に、前記第１のアドレス情報を
供給して前記第１のフラットパネル表示装置を駆動する
とともに、前記第２のアドレス情報を供給して前記第２
のフラットパネル表示装置を駆動する第１のアドレス情
報供給手段と、第２の表示フレーム中に、前記第２のア
ドレス情報を供給して前記第１のフラットパネル表示装
置を駆動するとともに、前記第１のアドレス情報を供給
して前記第２のフラットパネル表示装置を駆動する第２
のアドレス情報供給手段と、前記第１および第２の表示
フレームを均等化するための垂直同期位置をカウントす
るカウント手段と、を具備することを特徴としている。
また、特許請求の範囲第２項記載の発明にあっては、特
許請求の範囲第１項記載の発明において、前記第１およ
び第２のフラットパネル表示装置は、実質的に同一であ
ることを特徴としている。
許請求の範囲第１項記載の発明において、前記第１およ
び第２のフラットパネル表示装置は、実質的に同一であ
ることを特徴としている。
また、特許請求の範囲第３項記載の発明にあっては、特
許請求の範囲第１項記載の発明において、フレームを決
定するための垂直同期カウントは前記第１および第２の
フラットパネル表示装置のサイズによって決定されるこ
とを特徴としている。
許請求の範囲第１項記載の発明において、フレームを決
定するための垂直同期カウントは前記第１および第２の
フラットパネル表示装置のサイズによって決定されるこ
とを特徴としている。
また、特許請求の範囲第４項記載の発明にあっては、特
許請求の範囲第１項記載の発明において、前記画像制御
装置は、前記各フラットパネル表示装置ごとに画面を分
割する機能を有することを特徴としている。
許請求の範囲第１項記載の発明において、前記画像制御
装置は、前記各フラットパネル表示装置ごとに画面を分
割する機能を有することを特徴としている。
また、特許請求の範囲第５項記載の発明にあっては、特
許請求の範囲第１項記載の発明において、前記第１およ
び第２のフラ・ノドパネル表示装置は、液晶表示装置で
あることを特徴としている。
許請求の範囲第１項記載の発明において、前記第１およ
び第２のフラ・ノドパネル表示装置は、液晶表示装置で
あることを特徴としている。
また、特許請求の範囲第６項記載の発明にあっては、特
許請求の範囲第１項記載の発明において、前記第１およ
び第２のアドレス発生器は実質的に同一であることを特
徴としている。
許請求の範囲第１項記載の発明において、前記第１およ
び第２のアドレス発生器は実質的に同一であることを特
徴としている。
また、特許請求の範囲第７項記載の発明にあっては、第
１および第２のフラットパネル表示装置をもち、これら
のフラットパネル表示装置が本質的に一の表示装置にみ
えるようにされた複合フラットパネル表示装置を有する
フラットパネル表示システム用の画像制御装置において
、前記第１または第２のフラットパネル表示装置を駆動
するための第１および第２のアドレス情報を発生する第
１および第２のアドレス発生器と、第１の表示フレーム
中に、前記第１のアドレス情報を供給して前記第１のフ
ラットパネル表示装置を駆動するとともに、前記第２の
アドレス情報を供給して前記第２のフラットパネル表示
装置を駆動する第１のアドレス情報供給手段と、第２の
表示フレーム中に、前記第２のアドレス情報を供給して
前記第１のフラットパネル表示装置を駆動するとともに
、前記第１のアドレス情報を供給して前記第２のフラッ
トパネル表示装置を駆動する第２のアドレス供給手段と
、前記第１および第２の表示フレームを交互に均等化す
るための垂直同期位置をカウントするカウント手段と、
を具備することを特徴としている。
１および第２のフラットパネル表示装置をもち、これら
のフラットパネル表示装置が本質的に一の表示装置にみ
えるようにされた複合フラットパネル表示装置を有する
フラットパネル表示システム用の画像制御装置において
、前記第１または第２のフラットパネル表示装置を駆動
するための第１および第２のアドレス情報を発生する第
１および第２のアドレス発生器と、第１の表示フレーム
中に、前記第１のアドレス情報を供給して前記第１のフ
ラットパネル表示装置を駆動するとともに、前記第２の
アドレス情報を供給して前記第２のフラットパネル表示
装置を駆動する第１のアドレス情報供給手段と、第２の
表示フレーム中に、前記第２のアドレス情報を供給して
前記第１のフラットパネル表示装置を駆動するとともに
、前記第１のアドレス情報を供給して前記第２のフラッ
トパネル表示装置を駆動する第２のアドレス供給手段と
、前記第１および第２の表示フレームを交互に均等化す
るための垂直同期位置をカウントするカウント手段と、
を具備することを特徴としている。
また、特許請求の範囲第８項記載の発明にあっては、特
許請求の範囲第７項記載の発明において、前記第１およ
び第２のフラットパネル表示装置は、実質的に同一であ
ることを特徴としている。
許請求の範囲第７項記載の発明において、前記第１およ
び第２のフラットパネル表示装置は、実質的に同一であ
ることを特徴としている。
また、特許請求の範囲第９項記載の発明にあっては、特
許請求の範囲第７項記載の発明において、フレームを決
定するための垂直同期カウントは前記第１および第２の
フラットパネル表示装置のサイズによって決定されるこ
とを特徴としている。
許請求の範囲第７項記載の発明において、フレームを決
定するための垂直同期カウントは前記第１および第２の
フラットパネル表示装置のサイズによって決定されるこ
とを特徴としている。
また、特許請求の範囲第１Ｏ項記載の発明にあっては、
特許請求の範囲第７項記載の発明において、前記各フラ
ットパネル表示装置ごとに画面を分割する機能を有する
ことを特徴としている。
特許請求の範囲第７項記載の発明において、前記各フラ
ットパネル表示装置ごとに画面を分割する機能を有する
ことを特徴としている。
また、特許請求の範囲第１．１項記載の発明にあっては
、特！？：請求の範囲第７項記載の発明において、前記
各フラットパネル表示装置は、液晶表示装置であること
を特徴としている。
、特！？：請求の範囲第７項記載の発明において、前記
各フラットパネル表示装置は、液晶表示装置であること
を特徴としている。
また、特許請求の範囲第１２項記載の発明にあっては、
特許請求の範囲第７項記載の発明において、前記第１お
よび第２のアドレス発生器は実質的に同一であることを
特徴としている。
特許請求の範囲第７項記載の発明において、前記第１お
よび第２のアドレス発生器は実質的に同一であることを
特徴としている。
また、特許請求の範囲第１３項記載の発明にあっては、
本質的に一のフラットパネル表示装置にみえるように配
置されたＮ個（Ｎは複数）のフラットパネル表示装置を
具備するフラットパネル表示システムを制御する画像制
御装置において、前記Ｎ個のフラットパネル表示装置を
駆動するためのＮ個のアドレス情報を発生するＮ個のア
ドレス発生器と、表示フレームを均等化するための垂直
同期位置をカウントする手段と、前記フレームの均等化
情報に応じ前記Ｎ個のアドレス情報のいずれかを用いて
、前記Ｎ個のフラットパネル表示装置を選択的に駆動す
る手段と、を具備することを特徴としている。
本質的に一のフラットパネル表示装置にみえるように配
置されたＮ個（Ｎは複数）のフラットパネル表示装置を
具備するフラットパネル表示システムを制御する画像制
御装置において、前記Ｎ個のフラットパネル表示装置を
駆動するためのＮ個のアドレス情報を発生するＮ個のア
ドレス発生器と、表示フレームを均等化するための垂直
同期位置をカウントする手段と、前記フレームの均等化
情報に応じ前記Ｎ個のアドレス情報のいずれかを用いて
、前記Ｎ個のフラットパネル表示装置を選択的に駆動す
る手段と、を具備することを特徴としている。
また、特許請求の範囲第１４項記載の発明にあっては、
特許請求の範囲第１３項記載の発明において、前記Ｎ個
のフラットパネル表示装置は、実質的に同一であること
を特徴としている。
特許請求の範囲第１３項記載の発明において、前記Ｎ個
のフラットパネル表示装置は、実質的に同一であること
を特徴としている。
また、特許請求の範囲第１５項記載の発明にあっては、
特許請求の範囲第１３項記載の発明において、フレーム
を決定するための垂直同期カウントは前記Ｎ個のフラッ
トパネル表示装置のサイズによって決定されることを特
徴としている。
特許請求の範囲第１３項記載の発明において、フレーム
を決定するための垂直同期カウントは前記Ｎ個のフラッ
トパネル表示装置のサイズによって決定されることを特
徴としている。
また、特許請求の範囲第１６項記載の発明にあっては、
特許請求の範囲第１３項記載の発明において、前記各フ
ラットパネル表示装置ごとに画面を分割する機能を有す
ることを特徴としている。
特許請求の範囲第１３項記載の発明において、前記各フ
ラットパネル表示装置ごとに画面を分割する機能を有す
ることを特徴としている。
また、特許請求の範囲第１７項記載の発明にあっては、
特許請求の範囲第１３項記載の発明において、前記各フ
ラットパネル表示装置は、液晶表示装置であることを特
徴としている。
特許請求の範囲第１３項記載の発明において、前記各フ
ラットパネル表示装置は、液晶表示装置であることを特
徴としている。
また、特許請求の範囲第１８項記載の発明にあっては、
特許請求の範囲第１３項記載の発明において、前記各ア
ドレス発生器は実質的に同一であることを特徴としてい
る。
特許請求の範囲第１３項記載の発明において、前記各ア
ドレス発生器は実質的に同一であることを特徴としてい
る。
また、特！？−請求の範囲第１９項記載の発明にあって
は、第１および第２のフラットパネル表示装置を有する
データ処理システム用の画像制御装置の動作において、
第１および第２のアドレス情報を発生する第１過程と、
第１および第２の表示フレームを均等化するための垂直
同期情報をカウントする第２過程と、第１の表示フレー
ム中に、前記第１のアドレス情報を前記第１のフラット
パネル表示装置に供給するとともに、前記第２のアドレ
ス情報を前記第２のフラットパネル表示装置に供給する
第３過程と、第２の表示フレーム中に、前記第２のアド
レス情報を前記第１のフラットパネル表示装置に供給す
るとともに、前記第１のアドレス情報を前記第２のフラ
ットパネル表示装置に供給する第４過程と、を有するこ
とを特徴としている。
は、第１および第２のフラットパネル表示装置を有する
データ処理システム用の画像制御装置の動作において、
第１および第２のアドレス情報を発生する第１過程と、
第１および第２の表示フレームを均等化するための垂直
同期情報をカウントする第２過程と、第１の表示フレー
ム中に、前記第１のアドレス情報を前記第１のフラット
パネル表示装置に供給するとともに、前記第２のアドレ
ス情報を前記第２のフラットパネル表示装置に供給する
第３過程と、第２の表示フレーム中に、前記第２のアド
レス情報を前記第１のフラットパネル表示装置に供給す
るとともに、前記第１のアドレス情報を前記第２のフラ
ットパネル表示装置に供給する第４過程と、を有するこ
とを特徴としている。
また、特許請求の範囲第２０項記載の発明にあっては、
特許請求の範囲第１９項記載の発明において、前記各フ
ラットパネル表示装置は、実質的に同一であることを特
徴としている。
特許請求の範囲第１９項記載の発明において、前記各フ
ラットパネル表示装置は、実質的に同一であることを特
徴としている。
また、特許請求の範囲第２１項記載の発明にあっては、
特許請求の範囲第１９項記載の発明において、フレーム
を決定するための垂直同期カウントは前記フラットパネ
ル表示装置のサイズによって決定されることを特徴とし
ている。
特許請求の範囲第１９項記載の発明において、フレーム
を決定するための垂直同期カウントは前記フラットパネ
ル表示装置のサイズによって決定されることを特徴とし
ている。
また、特許請求の範囲第２２項記載の発明にあっては、
特許請求の範囲第１９項記載の発明において、前記制御
装置は、各フラットパネル表示装置ごとに画面を分割す
る機能を有することを特徴としている。
特許請求の範囲第１９項記載の発明において、前記制御
装置は、各フラットパネル表示装置ごとに画面を分割す
る機能を有することを特徴としている。
また、特許請求の範囲第２３項記載の発明にあっては、
特許請求の範囲第１９項記載の発明において、前記各フ
ラットパネル表示装置は、液晶表示装置であることを特
徴としている。
特許請求の範囲第１９項記載の発明において、前記各フ
ラットパネル表示装置は、液晶表示装置であることを特
徴としている。
また、特許請求の範囲第２４項記載の発明にあっては、
特許請求の範囲第１９項記載の発明において、前記各ア
ドレス発生器は実質的に同一であることを特徴としてい
る。
特許請求の範囲第１９項記載の発明において、前記各ア
ドレス発生器は実質的に同一であることを特徴としてい
る。
「作用」
特許請求の範囲第１項ないし第６項記載の発明にあって
は、第１および第２のアドレス発生器が第１および第２
のアドレス情報を発生する。
は、第１および第２のアドレス発生器が第１および第２
のアドレス情報を発生する。
第１の表示フレームにおいては、第１のアドレス情報供
給手段が第１のアドレス情報を第１のフラットパネル表
示装置に供給するとともに、第２のアドレス情報を第２
のフラットパネル表示装置に供給する。
給手段が第１のアドレス情報を第１のフラットパネル表
示装置に供給するとともに、第２のアドレス情報を第２
のフラットパネル表示装置に供給する。
また、第２の表示フレームにおいては、第２のアドレス
情報供給手段が第２のアドレス情報を第１のフラットパ
ネル表示装置に供給するとともに、第１のアドレス情報
を第２のフラットパネル表示装置に供給する。
情報供給手段が第２のアドレス情報を第１のフラットパ
ネル表示装置に供給するとともに、第１のアドレス情報
を第２のフラットパネル表示装置に供給する。
カウント手段は垂直同期位置をカウントするとともに第
１および第２の表示フレームを同定する。
１および第２の表示フレームを同定する。
そして、カウント動作が継続されることにより、垂直同
期位置が随時更新され、第１および第２の表示フレーム
が交互に発生する。
期位置が随時更新され、第１および第２の表示フレーム
が交互に発生する。
第１および第２のフラットパネル表示装置は、供給され
たアドレス情報に基づき、表示を行う。
たアドレス情報に基づき、表示を行う。
また、特許請求の範囲第７項ないし第１２項記載の発明
にあっては、カウント手段、第１および第２のアドレス
情報供給手段が画像制御装置に具備されているから、特
許請求の範囲第１項ないし第６項記載の発明と同様の作
用を行うとともに画像制御装置の外部の回路構成が小さ
い。
にあっては、カウント手段、第１および第２のアドレス
情報供給手段が画像制御装置に具備されているから、特
許請求の範囲第１項ないし第６項記載の発明と同様の作
用を行うとともに画像制御装置の外部の回路構成が小さ
い。
また、特許請求の範囲第１３項ないし第１８項記載の発
明にあっては、Ｎ個のアドレス発生器が第１ないし第Ｎ
のアドレス情報を発生する。
明にあっては、Ｎ個のアドレス発生器が第１ないし第Ｎ
のアドレス情報を発生する。
各表示フレームにおいては、Ｎ個のアドレス情報供給手
段がＮ個のアドレス情報をＮ個のフラットパネル表示装
置に供給する。
段がＮ個のアドレス情報をＮ個のフラットパネル表示装
置に供給する。
カウント手段は垂直同期位置をカウントするとともにＮ
個の表示フレームを同定する。
個の表示フレームを同定する。
また、特許請求の範囲第１９項ないし第２４項記載の発
明にあっては、第１過程と第２過程とが繰り返し実行さ
れることにより、アドレス情報が随時出力されるととも
に垂直同期情報がカウントされ、これにより、第１およ
び第２の表示フレームが交互に同定される。したがって
、第３過程と第４過程とが交互に実行され、第１および
第２の７ラツトパネル表示装置に第１および第２のアド
レス情報が交互に供給される。そして、第１および第２
のフラ・ノドパネル表示装置は、供給されたアドレス情
報に基づき、表示を行う。
明にあっては、第１過程と第２過程とが繰り返し実行さ
れることにより、アドレス情報が随時出力されるととも
に垂直同期情報がカウントされ、これにより、第１およ
び第２の表示フレームが交互に同定される。したがって
、第３過程と第４過程とが交互に実行され、第１および
第２の７ラツトパネル表示装置に第１および第２のアド
レス情報が交互に供給される。そして、第１および第２
のフラ・ノドパネル表示装置は、供給されたアドレス情
報に基づき、表示を行う。
本発明は、大形フラットパネル表示装置を駆動するデー
タ処理システムに用いて好適な、画像制御装置である。
タ処理システムに用いて好適な、画像制御装置である。
フラットパネル表示装置は、これが一体のフラットパネ
ル表示装置に見えるように、互いに隣接して配置された
第１および第２のフラットパネル表示装置を具備する。
ル表示装置に見えるように、互いに隣接して配置された
第１および第２のフラットパネル表示装置を具備する。
画像制御装置は、第１および第２のアドレスを出力する
、第１および第２のアドレス供給装置を具備する。この
制御装置は、表示フレームを識別するために、表示シス
テムの中で、垂直同期位置を計数する。この制御装置は
、第１のフラットパネル表示装置を駆動するために第１
のアドレス情報を出力し、第１のフラットパネル表示装
置のフレーム期間中に、第２のフラットパネル表示装置
を駆動するために第２のアドレス情報を出力する。次に
この制御装置は、次の表示フレーム期間中に、第１のフ
ラットパネル表示装置を駆動するために第２のアドレス
情報を出力するとともに、第２のフラットパネル表示装
置を駆動するために第１のアドレス情報を出力する。こ
れらのアドレス供給装置（？！数）は、連続するフレー
ム期間中に、この交互にフラットパネル表示装置を駆動
するプロセスを継続する。
、第１および第２のアドレス供給装置を具備する。この
制御装置は、表示フレームを識別するために、表示シス
テムの中で、垂直同期位置を計数する。この制御装置は
、第１のフラットパネル表示装置を駆動するために第１
のアドレス情報を出力し、第１のフラットパネル表示装
置のフレーム期間中に、第２のフラットパネル表示装置
を駆動するために第２のアドレス情報を出力する。次に
この制御装置は、次の表示フレーム期間中に、第１のフ
ラットパネル表示装置を駆動するために第２のアドレス
情報を出力するとともに、第２のフラットパネル表示装
置を駆動するために第１のアドレス情報を出力する。こ
れらのアドレス供給装置（？！数）は、連続するフレー
ム期間中に、この交互にフラットパネル表示装置を駆動
するプロセスを継続する。
一実施例においては、上下のフラットパネル表示装置は
ほぼ同一に構成されている。これにより、各アドレス供
給装置は元々駆動していたフラットパネル表示装置の表
示が終了したとき、もう一方のフラットパネル表示装置
を駆動する。
ほぼ同一に構成されている。これにより、各アドレス供
給装置は元々駆動していたフラットパネル表示装置の表
示が終了したとき、もう一方のフラットパネル表示装置
を駆動する。
他の一実施例においても同様に、アドレス供給装置（複
数）は本質的に同等である。
数）は本質的に同等である。
同等に構成された既知のフラットパネル表示装置（複数
）と、アドレス供給装置（複数）とは、追加制御装置お
よび追加ハードウェアの拡張および増大を必要とせず、
大形フラットパネル表示装置の長所を発揮させる。
）と、アドレス供給装置（複数）とは、追加制御装置お
よび追加ハードウェアの拡張および増大を必要とせず、
大形フラットパネル表示装置の長所を発揮させる。
本発明のその他の目的、特長および利点は、発明の詳細
な説明、図面およびクレームを参照することによって、
本技術分野の一般的な知識で理解できる。
な説明、図面およびクレームを参照することによって、
本技術分野の一般的な知識で理解できる。
総合的には、本発明は、フレーム継続期間中に上および
下のフラットパネル表示装置を交替に駆動する２個のア
ドレス供給装置を使用する。複数のアドレス供給装置を
使用することにより、分割された表示容量を持つ複数の
フラットパネル表示装置を同時に駆動する複雑な構成の
単一アドレス供給装置の必要性はなくなった。本発明は
、まず、第１図および第２図に示された本発明によるデ
ータ処理システムおよびコントローラの回路図を楚照し
て説明される。次に、本発明は、第３図（Ｂ）および第
４図に示された、２個のアドレス供給装置を使用して上
下のフラットパネル表示装置を駆動する方法を参照して
説明される。
下のフラットパネル表示装置を交替に駆動する２個のア
ドレス供給装置を使用する。複数のアドレス供給装置を
使用することにより、分割された表示容量を持つ複数の
フラットパネル表示装置を同時に駆動する複雑な構成の
単一アドレス供給装置の必要性はなくなった。本発明は
、まず、第１図および第２図に示された本発明によるデ
ータ処理システムおよびコントローラの回路図を楚照し
て説明される。次に、本発明は、第３図（Ｂ）および第
４図に示された、２個のアドレス供給装置を使用して上
下のフラットパネル表示装置を駆動する方法を参照して
説明される。
「実施例」
第１図は、本発明の一実施例によるデータ処理システム
２を示す。データ処理システム２は、フラットパネル表
示装置を含む既存のパーソナルコンピュータシステムの
内部と同様に、相互に影響する中央処理装置４、制御装
置６およびメモリ８（図示せず）を具備する。
２を示す。データ処理システム２は、フラットパネル表
示装置を含む既存のパーソナルコンピュータシステムの
内部と同様に、相互に影響する中央処理装置４、制御装
置６およびメモリ８（図示せず）を具備する。
表示システム１０は大形フラットパネル表示装置であり
、主表示装置１２と下表水装置１４とから構成される。
、主表示装置１２と下表水装置１４とから構成される。
フラットパネル表示装置１２およびフラットパネル表示
装置１４は近接に配置され、フラットパネル表示装置１
２および１４の外観が１個のフラットパネル表示装置に
なるように構成されている。主表示装置１２は、制御装
置６から画像出力線１３を介して制御される。下表水装
置１４は、制御装置６から画像出力線１５を介して制御
される。
装置１４は近接に配置され、フラットパネル表示装置１
２および１４の外観が１個のフラットパネル表示装置に
なるように構成されている。主表示装置１２は、制御装
置６から画像出力線１３を介して制御される。下表水装
置１４は、制御装置６から画像出力線１５を介して制御
される。
第３図は、表示システム１０において主表示装置１２お
よび下表水装置１４と交信する制御装置６のアドレス出
力部のさらに詳細な図である。本発明による制御装置６
のアドレス出力部は、本実施例にあっては、第１および
第２のアドレス供給装置を含む。両アドレス供給装置は
、制御装置６内のレジスタ（ｙＩ数）から、オフセット
、スタート、テキスト／グラフィック、アドレスおよび
その他の情報を受信する。アドレス供給装置２０．２２
は分割されたフラットパネル表示装置を駆動するような
既存のアドレス供給装置でもよい。アドレス供給装置２
０は、主表示装置Ｉ２と下表水装置１４とを駆動するた
めのアドレス情報を出力する。同様に、アドレス供給装
置２２は、アドレス供給装置２０と協力するとともに１
フレーム遅れて、主表示装置１２と下表水装置１４とを
駆動するためのアドレス情報を出力する。これについて
の詳細を以下説明する。
よび下表水装置１４と交信する制御装置６のアドレス出
力部のさらに詳細な図である。本発明による制御装置６
のアドレス出力部は、本実施例にあっては、第１および
第２のアドレス供給装置を含む。両アドレス供給装置は
、制御装置６内のレジスタ（ｙＩ数）から、オフセット
、スタート、テキスト／グラフィック、アドレスおよび
その他の情報を受信する。アドレス供給装置２０．２２
は分割されたフラットパネル表示装置を駆動するような
既存のアドレス供給装置でもよい。アドレス供給装置２
０は、主表示装置Ｉ２と下表水装置１４とを駆動するた
めのアドレス情報を出力する。同様に、アドレス供給装
置２２は、アドレス供給装置２０と協力するとともに１
フレーム遅れて、主表示装置１２と下表水装置１４とを
駆動するためのアドレス情報を出力する。これについて
の詳細を以下説明する。
アドレス供給装置２０からのアドレス情報（第１アドレ
ス情報）は、バッフ１回路２４の入力端およびバッファ
回路２６の入力端に供給される。
ス情報）は、バッフ１回路２４の入力端およびバッファ
回路２６の入力端に供給される。
バファ回路２４の出力は、主表示装置１２を駆動する画
像出力バス１３と結合される。バッファ回路２６からの
画像情報出力は、下表水装置１４を駆動する画像出力バ
ス１５と結合される。アドレス供給装置２２の出力（第
２アドレス情報）はバッファ回路２８の入力端およびバ
ッファ回路３０の入力端に供給される。バッファ回路２
８の出力は、下表水装置１４を駆動する画像出力バス１
５に供給される。バッファ回路３０の出力は、主表示装
置を駆動する画像出力バス１３に供給される。
像出力バス１３と結合される。バッファ回路２６からの
画像情報出力は、下表水装置１４を駆動する画像出力バ
ス１５と結合される。アドレス供給装置２２の出力（第
２アドレス情報）はバッファ回路２８の入力端およびバ
ッファ回路３０の入力端に供給される。バッファ回路２
８の出力は、下表水装置１４を駆動する画像出力バス１
５に供給される。バッファ回路３０の出力は、主表示装
置を駆動する画像出力バス１３に供給される。
バッファ回路２４．２６．２８および３０は既知のバッ
ファ回路である。これらのバッファ回路はアドレス情報
を入力信号として受信し、そして、既知のバッファ回路
の中にあるそれのように、映像制御装置の中にある既知
のアドレス供給装置と接続され、映像制御出力情報を出
力する。
ファ回路である。これらのバッファ回路はアドレス情報
を入力信号として受信し、そして、既知のバッファ回路
の中にあるそれのように、映像制御装置の中にある既知
のアドレス供給装置と接続され、映像制御出力情報を出
力する。
本実施例によれば、アドレス供給装置２０およびアドレ
ス供給装置２２は、主表示装置１２および下表水装置１
４に、交互に使用される。これは、第２図に示す実施例
においては、アドレス供給袋！２０．２２（以下、アド
レス供給装置Ａ、Ｂという）およびバッファ回路２４．
２６．２８．３０をリセットする信号（複数）の使用に
よって、成し遂げられる。
ス供給装置２２は、主表示装置１２および下表水装置１
４に、交互に使用される。これは、第２図に示す実施例
においては、アドレス供給袋！２０．２２（以下、アド
レス供給装置Ａ、Ｂという）およびバッファ回路２４．
２６．２８．３０をリセットする信号（複数）の使用に
よって、成し遂げられる。
第２図の実施例によれば、このリセ・ノドは、フレーム
の計数回路３２を設けたことにより、成し遂げられる。
の計数回路３２を設けたことにより、成し遂げられる。
フレーム計数回路３２は、垂直同期（Ｖｓｙｎｃ）信号
を、制御装置６に具備された既知の同期出力回路から受
信する。フレーム計数回路３２は、垂直ライン番号がフ
レーム番号に等しくなるように変更されたことを事前に
検知して、出力信号を出力する。通常この垂直ライン番
号は、主表示装置１２と、下表水装置１４とにおける行
番号（なお、両者は同一である）に対応する。フレーム
計数回路３２は、フレーム計数情報を出力する。このフ
レーム計数情報は、１フレームわきにフレーム情報を出
力として供給する半減回路３３に、入力信号として供給
される。半減回路３３の出力は、インバータ３４にも供
給される。インバータ３４の出力は、バッファ回路２４
および２８のリセット入力端に供給される。半減回路３
３の出力は、アドレス供給装置２２とインバータ３５と
に供給される。インバータ３５の出力信号は、アドレス
供給装置２０のリセット入力端に供給される。
を、制御装置６に具備された既知の同期出力回路から受
信する。フレーム計数回路３２は、垂直ライン番号がフ
レーム番号に等しくなるように変更されたことを事前に
検知して、出力信号を出力する。通常この垂直ライン番
号は、主表示装置１２と、下表水装置１４とにおける行
番号（なお、両者は同一である）に対応する。フレーム
計数回路３２は、フレーム計数情報を出力する。このフ
レーム計数情報は、１フレームわきにフレーム情報を出
力として供給する半減回路３３に、入力信号として供給
される。半減回路３３の出力は、インバータ３４にも供
給される。インバータ３４の出力は、バッファ回路２４
および２８のリセット入力端に供給される。半減回路３
３の出力は、アドレス供給装置２２とインバータ３５と
に供給される。インバータ３５の出力信号は、アドレス
供給装置２０のリセット入力端に供給される。
半減回路３３およびインバータ３４を設けたことにより
、バッファ回路２４が主表示装置１２を駆動すると同時
に８１７１回路２８は下表水装置１４を駆動し、一方、
これに続くフレーム期間中に、バッファ回路２６が下表
水装置１４を駆動すると同時にバ・ｌファ回路３０は主
表示装置１２を駆動する。
、バッファ回路２４が主表示装置１２を駆動すると同時
に８１７１回路２８は下表水装置１４を駆動し、一方、
これに続くフレーム期間中に、バッファ回路２６が下表
水装置１４を駆動すると同時にバ・ｌファ回路３０は主
表示装置１２を駆動する。
主表示装置１２を再度駆動するためにバッファ回路２４
がリセットされるとき、アドレス供給装置２０は、第１
のフレームの共通のアドレス位置をＣＯ，Ｏ＞にリセッ
トする。同様に、バッファ回路が主表示装置１２を再度
ドライブするとき、アドレス供給装置２２はアドレス（
０，Ｏ）にリセットされる。
がリセットされるとき、アドレス供給装置２０は、第１
のフレームの共通のアドレス位置をＣＯ，Ｏ＞にリセッ
トする。同様に、バッファ回路が主表示装置１２を再度
ドライブするとき、アドレス供給装置２２はアドレス（
０，Ｏ）にリセットされる。
リセット情報を出力する代替回路を第５図に示す。この
回路はクロック情報が供給されると、計数回路３５およ
び３６を使用して水平および垂直同期情報を出力する。
回路はクロック情報が供給されると、計数回路３５およ
び３６を使用して水平および垂直同期情報を出力する。
垂直同期情報は、リセ・ノド情報を出力するために、半
減回路３７と、立上り検出の単安定立上り検出回路３８
．３９とに供給される。
減回路３７と、立上り検出の単安定立上り検出回路３８
．３９とに供給される。
本発明により、複合フラットパネル表示装置を制御する
手段５０のフローチャート図を第３図（Ａ）に示す。手
段５０を説明する理由は、アドレス供給装置Ａが、最初
に主表示装置を駆動するアドレス供給装置に該当し、ア
ドレス供給装置Ｂが最初に下表水装置を駆動するアドレ
ス供給装置に該当するからである。最初のステップ５１
では、アドレス供給装置Ａは初期アドレスポジション（
０゜０）に設定され、アドレス供給装置Ｂは、初期アド
レス（Ｑ、Ｆ＋１）に設定される。Ｆは主表示装置にお
ける垂直ライン数を表し、したがって、Ｆ＋１は下表水
装置の第１行を表す。このように、アドレス供給装置Ｂ
は、最初に下表水装置における左上隅の位置に設定され
る。
手段５０のフローチャート図を第３図（Ａ）に示す。手
段５０を説明する理由は、アドレス供給装置Ａが、最初
に主表示装置を駆動するアドレス供給装置に該当し、ア
ドレス供給装置Ｂが最初に下表水装置を駆動するアドレ
ス供給装置に該当するからである。最初のステップ５１
では、アドレス供給装置Ａは初期アドレスポジション（
０゜０）に設定され、アドレス供給装置Ｂは、初期アド
レス（Ｑ、Ｆ＋１）に設定される。Ｆは主表示装置にお
ける垂直ライン数を表し、したがって、Ｆ＋１は下表水
装置の第１行を表す。このように、アドレス供給装置Ｂ
は、最初に下表水装置における左上隅の位置に設定され
る。
ステップ５２では、アドレス供給装置Ａは主表示装置を
駆動するのに使用され、アドレス供給装置Ｂは下表水装
置を駆動するのに使用される。ステップ５４では、既存
のアドレス供給装置と同様に、アドレス供給装置Ａ、Ｂ
はインクリメントされる。
駆動するのに使用され、アドレス供給装置Ｂは下表水装
置を駆動するのに使用される。ステップ５４では、既存
のアドレス供給装置と同様に、アドレス供給装置Ａ、Ｂ
はインクリメントされる。
ステップ５６では、上および下表水装置の終端を参照し
、位置のトラックを維持するために、垂直行数がＶｓｙ
ｎｃ信号によって計数される。ステップ５８では、垂直
行数（またはＶｓｙｎｃ）がフレームの終端、即ち、主
表示装置１２および下表水装置１４の垂直行数の終端（
なお両フラットパネル表示装置は同一である）を表示し
ているかが判断が行われる。もし、フレームの終端を表
示していない場合は、増加されたアドレスＡが主表示装
置を駆動するのに使用され、増加されたアドレスＢが下
表水装置を駆動するのに使用される。
、位置のトラックを維持するために、垂直行数がＶｓｙ
ｎｃ信号によって計数される。ステップ５８では、垂直
行数（またはＶｓｙｎｃ）がフレームの終端、即ち、主
表示装置１２および下表水装置１４の垂直行数の終端（
なお両フラットパネル表示装置は同一である）を表示し
ているかが判断が行われる。もし、フレームの終端を表
示していない場合は、増加されたアドレスＡが主表示装
置を駆動するのに使用され、増加されたアドレスＢが下
表水装置を駆動するのに使用される。
アドレス供給装置Ａ、Ｂからのアドレスは、フレーム終
了状態が表示されるまで、このように連続的に増加され
る。フレーム終了状態が表示されたトキ、ステップ６４
で、アドレス供給装置Ｂは（０，０）にリセットされる
。一方、アドレス供給装置Ａのアドレスは、自然に次の
行、即ち下表水装置の第１行目に移る。これにより、下
表水装置は（００）から開始するアドレスには関係せず
、（０゜Ｆ＋１）から開始するアドレスに関係すること
が判る。
了状態が表示されるまで、このように連続的に増加され
る。フレーム終了状態が表示されたトキ、ステップ６４
で、アドレス供給装置Ｂは（０，０）にリセットされる
。一方、アドレス供給装置Ａのアドレスは、自然に次の
行、即ち下表水装置の第１行目に移る。これにより、下
表水装置は（００）から開始するアドレスには関係せず
、（０゜Ｆ＋１）から開始するアドレスに関係すること
が判る。
ステップ６２では、アドレス供給装置Ａ、Ｂのアドレス
は、既知の動作のように増加され、垂直同期または垂直
行数はステップ６４で計数される。
は、既知の動作のように増加され、垂直同期または垂直
行数はステップ６４で計数される。
垂直同期計数がフレームを表示しない限り、アドレス供
給装置Ａが下表水装置を順次垂直に駆動するときにアド
レス供給装置Ｂが上表水装置を順次垂直に駆動するよう
に、アドレス供給装置Ａ、 Ｂからのアドレスは普通に
増加される。ステ・ノブ６６で垂直計数がフレームの終
了を示すとき、アドレス供給袋［Ａは（０，０）にリセ
・ノドされ、これにより、アドレス供給装置Ａは上表水
装置（０゜０）を駆動するようになる。したがって、ア
ドレス供給装置Ａが上表水装置を駆動するようにリセ！
トされると、アドレス供給装置Ｂは自然に下表水装置を
駆動する。
給装置Ａが下表水装置を順次垂直に駆動するときにアド
レス供給装置Ｂが上表水装置を順次垂直に駆動するよう
に、アドレス供給装置Ａ、 Ｂからのアドレスは普通に
増加される。ステ・ノブ６６で垂直計数がフレームの終
了を示すとき、アドレス供給袋［Ａは（０，０）にリセ
・ノドされ、これにより、アドレス供給装置Ａは上表水
装置（０゜０）を駆動するようになる。したがって、ア
ドレス供給装置Ａが上表水装置を駆動するようにリセ！
トされると、アドレス供給装置Ｂは自然に下表水装置を
駆動する。
これにより、このプロセスが、アドレス供給装置Ａ、Ｂ
の一方が下表水装置を駆動するように、それ自体を継続
することがが判る。第３図は本プロセスの循環動作の概
要を示す。
の一方が下表水装置を駆動するように、それ自体を継続
することがが判る。第３図は本プロセスの循環動作の概
要を示す。
第３図（Ｂ）は、アドレス供給装置ＡＳＢからの情報が
どのように上および下表水装置を駆動するのに使用され
るのかを示すフローチャート図である。図示のように、
このプロセスは、アドレス供給装置Ａを読み取るステッ
プと、アドレス供給装置Ａからの情報を記憶するステッ
プと、アドレス供給装置Ｂを読み取るステップと、その
後アドレス情報Ａ％Ｂに基くメモリロケーションからフ
エ・ノチされた情報を表示するステップとを具備する。
どのように上および下表水装置を駆動するのに使用され
るのかを示すフローチャート図である。図示のように、
このプロセスは、アドレス供給装置Ａを読み取るステッ
プと、アドレス供給装置Ａからの情報を記憶するステッ
プと、アドレス供給装置Ｂを読み取るステップと、その
後アドレス情報Ａ％Ｂに基くメモリロケーションからフ
エ・ノチされた情報を表示するステップとを具備する。
これにより、外観が１パネルの２パネルシステムにおけ
るオペレージ町ン時にあっては、２台のアドレス供給装
置は各々１台のパネルを駆動するように一緒に使用され
る。このアウト・オブ・フェーズ協力関係によって各ア
ドレス供給装置は異なったアドレス領域をアクセスする
から、これらは同時にメモリをアクセスすることができ
る。一方のアドレス供給装置が１フレーム中に上表水装
置を駆動し、一方、他方は次のフレーム中で下表水装置
を駆動する。通常の場合においては、既知のアドレス供
給装置は６２０ Ｘ ２４． Ｏのフラットパネル表示
装置を約２０ｍ５ｅｃで駆動する。したがって、既知の
アドレス供給装置においては、計算に起因するロスタイ
ムを無視したとしても、６４０Ｘ４８０のフラットパネ
ル表示装置を駆動するのに約４０ｍｓ ｅ ｃの時間を
費やす。本発明によれば、２個のアドレス供給装置が上
および下表水装置を同時に駆動するように、同時に使用
される。
るオペレージ町ン時にあっては、２台のアドレス供給装
置は各々１台のパネルを駆動するように一緒に使用され
る。このアウト・オブ・フェーズ協力関係によって各ア
ドレス供給装置は異なったアドレス領域をアクセスする
から、これらは同時にメモリをアクセスすることができ
る。一方のアドレス供給装置が１フレーム中に上表水装
置を駆動し、一方、他方は次のフレーム中で下表水装置
を駆動する。通常の場合においては、既知のアドレス供
給装置は６２０ Ｘ ２４． Ｏのフラットパネル表示
装置を約２０ｍ５ｅｃで駆動する。したがって、既知の
アドレス供給装置においては、計算に起因するロスタイ
ムを無視したとしても、６４０Ｘ４８０のフラットパネ
ル表示装置を駆動するのに約４０ｍｓ ｅ ｃの時間を
費やす。本発明によれば、２個のアドレス供給装置が上
および下表水装置を同時に駆動するように、同時に使用
される。
これにより、各アドレス供給装置は１個で４０ｍ５ｅｃ
かけてフラットパネル表示装置全体を駆動するにもかか
わらず、２個のアドレス供給装置使用したことにより、
フラットパネル表示装置全体は２０ｍ５ｅｃで駆動され
る。これは、従来のアドレス供給装置と比較して２倍の
駆動速度で駆動できるという効果を呈するものである。
かけてフラットパネル表示装置全体を駆動するにもかか
わらず、２個のアドレス供給装置使用したことにより、
フラットパネル表示装置全体は２０ｍ５ｅｃで駆動され
る。これは、従来のアドレス供給装置と比較して２倍の
駆動速度で駆動できるという効果を呈するものである。
また、上表水装置と下表水装置とが本質的に同一である
から、フレーム終了時の次のアドレスは、自然に次のフ
ラットパネル表示装置の第１のアドレスになる。このよ
うに、アドレス供給装置（複数）は、複雑なアルゴリズ
ムや計算を必要とせず、自然に、あるフラットパネル表
示装置から次のフラットパネル表示装置へ切り替えられ
る。
から、フレーム終了時の次のアドレスは、自然に次のフ
ラットパネル表示装置の第１のアドレスになる。このよ
うに、アドレス供給装置（複数）は、複雑なアルゴリズ
ムや計算を必要とせず、自然に、あるフラットパネル表
示装置から次のフラットパネル表示装置へ切り替えられ
る。
なお、本発明は前述の各実施例を参照して説明されたが
、当業者にとって明らかなように、多（の変更および改
造が、特許請求の範囲および技術思想の範囲内で可能で
ある。例えば、フラットパネル表示装置は互いに垂直に
接しているものとして示されたが、特許請求の範囲およ
び技術思想を変更することなく、これらフラットパネル
表示装置を水平に接するように構成できることは明らか
である。さらに、フレーム計数情報は、上および下表水
装置の間でアドレス供給装置（複数）を切り替えるよう
に、バッファ回路（複数）をリセットするのに使用され
ていたが、フレーム識別情報の応答に対する出力として
、２つのアドレス情報を切り替えるように、選択回路を
使用することも可能である。また、本発明は複合フラッ
トパネル表示装置の制御を簡単にするものとして説明さ
れたが、複数のアドレス供給装置を使用することにより
、本発明は単板フラットパネル表示装置駆動速度をさら
に速くするように使用してもよい。簡単な例として、１
枚の単板フラットパネル表示装置を上部と下部に分割し
、上述したように各部を交替に駆動する２台のアドレス
供給装置を設けてもよい。この構成によると、表示シス
テムにおける表示情報の速度を２倍にすることができる
。その他、本発明の変更、改造および応用が可能である
ことは、本発明が開示されたことにより、当業者にとっ
て明らかである。
、当業者にとって明らかなように、多（の変更および改
造が、特許請求の範囲および技術思想の範囲内で可能で
ある。例えば、フラットパネル表示装置は互いに垂直に
接しているものとして示されたが、特許請求の範囲およ
び技術思想を変更することなく、これらフラットパネル
表示装置を水平に接するように構成できることは明らか
である。さらに、フレーム計数情報は、上および下表水
装置の間でアドレス供給装置（複数）を切り替えるよう
に、バッファ回路（複数）をリセットするのに使用され
ていたが、フレーム識別情報の応答に対する出力として
、２つのアドレス情報を切り替えるように、選択回路を
使用することも可能である。また、本発明は複合フラッ
トパネル表示装置の制御を簡単にするものとして説明さ
れたが、複数のアドレス供給装置を使用することにより
、本発明は単板フラットパネル表示装置駆動速度をさら
に速くするように使用してもよい。簡単な例として、１
枚の単板フラットパネル表示装置を上部と下部に分割し
、上述したように各部を交替に駆動する２台のアドレス
供給装置を設けてもよい。この構成によると、表示シス
テムにおける表示情報の速度を２倍にすることができる
。その他、本発明の変更、改造および応用が可能である
ことは、本発明が開示されたことにより、当業者にとっ
て明らかである。
「発明の効果」
以上説明した通り本発明によれば、複合フラットパネル
表示装置を簡単な回路構成で制御することができる。
表示装置を簡単な回路構成で制御することができる。
第１図は本発明の一実施例のデータ処理システムのブロ
ック図、第２図は前記実施例による制御装置およびフラ
ットパネル表示装置のブロック図、第３図（Ａ）および
（Ｂ）は前記実施例による複合フラットパネル表示装置
の駆動方法説明図、第４図はフレームのオーバータイム
時間に各アドレス供給装置によって駆動されるフラット
パネル表示装置（複数）の動作説明図、第５図は前記実
施例に用いられるフレーム計数回路のブロック図、第６
図（Ａ）および（Ｂ）は従来の表示システムの動作説明
図である。 ２・・・・・・データ処理システム（複合フラットパネ
ル表示システム）、６・・・・・・制御装置（画像制御
装置）、１０・・・・・・フラットパネル表示装置（？
ｌＪｔ合フラットパネル表示装置）、１２・・・・・・
上表小装置（第１のフラットパネル表示装置）、１４・
・・・・・下表示装置（第２のフラットパネル表示装置
）、２０・・・・・・アドレス供給装置（第１のアドレ
ス発生器）、２２・・・・・・アドレス供給装置（第２
のアドレス発生器）、２４．２８・・・・・・バッファ
回路（第１のアドレス情報供給手段）、２６．３０・・
・・・・バッファ回路（第２のアドレス情報供給手段）
。
ック図、第２図は前記実施例による制御装置およびフラ
ットパネル表示装置のブロック図、第３図（Ａ）および
（Ｂ）は前記実施例による複合フラットパネル表示装置
の駆動方法説明図、第４図はフレームのオーバータイム
時間に各アドレス供給装置によって駆動されるフラット
パネル表示装置（複数）の動作説明図、第５図は前記実
施例に用いられるフレーム計数回路のブロック図、第６
図（Ａ）および（Ｂ）は従来の表示システムの動作説明
図である。 ２・・・・・・データ処理システム（複合フラットパネ
ル表示システム）、６・・・・・・制御装置（画像制御
装置）、１０・・・・・・フラットパネル表示装置（？
ｌＪｔ合フラットパネル表示装置）、１２・・・・・・
上表小装置（第１のフラットパネル表示装置）、１４・
・・・・・下表示装置（第２のフラットパネル表示装置
）、２０・・・・・・アドレス供給装置（第１のアドレ
ス発生器）、２２・・・・・・アドレス供給装置（第２
のアドレス発生器）、２４．２８・・・・・・バッファ
回路（第１のアドレス情報供給手段）、２６．３０・・
・・・・バッファ回路（第２のアドレス情報供給手段）
。
Claims (24)
- （１）本質的に一のフラットパネル表示装置にみえるよ
うに配置された第１および第２のフラットパネル表示装
置を具備する複合フラットパネル表示装置と、 前記第１および第２のフラットパネル表示装置を駆動す
るための第１および第２のアドレス情報を発生する第１
および第２のアドレス発生器を具備する画像制御装置と
、 第１の表示フレーム中に、前記第１のアドレス情報を供
給して前記第１のフラットパネル表示装置を駆動すると
ともに、前記第２のアドレス情報を供給して前記第２の
フラットパネル表示装置を駆動する第１のアドレス情報
供給手段と、 第２の表示フレーム中に、前記第２のアドレス情報を供
給して前記第１のフラットパネル表示装置を駆動すると
ともに、前記第１のアドレス情報を供給して前記第２の
フラットパネル表示装置を駆動する第２のアドレス情報
供給手段と、 前記第１および第２の表示フレームを均等化するための
垂直同期位置をカウントするカウント手段と、 を具備することを特徴とするフラットパネル表示システ
ム。 - （２）前記第１および第２のフラットパネル表示装置は
、実質的に同一であることを特徴とする特許請求の範囲
第１項記載のフラットパネル表示システム。 - （３）フレームを決定するための垂直同期カウントは前
記第１および第２のフラットパネル表示装置のサイズに
よって決定されることを特徴とする特許請求の範囲第１
項記載のフラットパネル表示システム。 - （４）前記画像制御装置は、前記各フラットパネル表示
装置ごとに画面を分割する機能を有することを特徴とす
る特許請求の範囲第１項記載のフラットパネル表示シス
テム。 - （５）前記第１および第２のフラットパネル表示装置は
、液晶表示装置であることを特徴とする特許請求の範囲
第１項記載のフラットパネル表示システム。 - （６）前記第１および第２のアドレス発生器は実質的に
同一であることを特徴とする特許請求の範囲第１項記載
のフラットパネル表示システム。 - （７）第１および第２のフラットパネル表示装置をもち
、これらのフラットパネル表示装置が本質的に一の表示
装置にみえるようにされた複合フラットパネル表示装置
を有するフラットパネル表示システム用の画像制御装置
において、 前記第１または第２のフラットパネル表示装置を駆動す
るための第１および第２のアドレス情報を発生する第１
および第２のアドレス発生器と、第１の表示フレーム中
に、前記第１のアドレス情報を供給して前記第１のフラ
ットパネル表示装置を駆動するとともに、前記第２のア
ドレス情報を供給して前記第２のフラットパネル表示装
置を駆動する第１のアドレス情報供給手段と、 第２の表示フレーム中に、前記第２のアドレス情報を供
給して前記第１のフラットパネル表示装置を駆動すると
ともに、前記第１のアドレス情報を供給して前記第２の
フラットパネル表示装置を駆動する第２のアドレス供給
手段と、 前記第１および第２の表示フレームを交互に均等化する
ための垂直同期位置をカウントするカウント手段と、 を具備することを特徴とする画像制御装置。 - （８）前記第１および第２のフラットパネル表示装置は
、実質的に同一であることを特徴とする特許請求の範囲
第７項記載の画像制御装置。 - （９）フレームを決定するための垂直同期カウントは前
記第１および第２のフラットパネル表示装置のサイズに
よって決定されることを特徴とする特許請求の範囲第７
項記載の画像制御装置。 - （１０）前記各フラットパネル表示装置ごとに画面を分
割する機能を有することを特徴とする特許請求の範囲第
７項記載の画像制御装置。 - （１１）前記各フラットパネル表示装置は、液晶表示装
置であることを特徴とする特許請求の範囲第７項記載の
画像制御装置。 - （１２）前記第１および第２のアドレス発生器は実質的
に同一であることを特徴とする特許請求の範囲第７項記
載の画像制御装置。 - （１３）本質的に一のフラットパネル表示装置にみえる
ように配置されたＮ個（Ｎは複数）のフラットパネル表
示装置を具備する複合フラットパネル表示装置を制御す
る画像制御装置において、前記Ｎ個のフラットパネル表
示装置を駆動するためのＮ個のアドレス情報を発生する
Ｎ個のアドレス発生器と、 表示フレームを均等化するための垂直同期位置をカウン
トする手段と、 前記フレームの均等化情報に応じ前記Ｎ個のアドレス情
報のいずれかを用いて、前記Ｎ個のフラットパネル表示
装置を選択的に駆動する手段と、を具備することを特徴
とする画像制御装置。 - （１４）前記Ｎ個のフラットパネル表示装置は、実質的
に同一であることを特徴とする特許請求の範囲第１３項
記載の画像制御装置。 - （１５）フレームを決定するための垂直同期カウントは
前記Ｎ個のフラットパネル表示装置のサイズによって決
定されることを特徴とする特許請求の範囲第１３項記載
の画像制御装置。 - （１６）前記各フラットパネル表示装置ごとに画面を分
割する機能を有することを特徴とする特許請求の範囲第
１３項記載の画像制御装置。 - （１７）前記各フラットパネル表示装置は、液晶表示装
置であることを特徴とする特許請求の範囲第１３項記載
の画像制御装置。 - （１８）前記各アドレス発生器は実質的に同一であるこ
とを特徴とする特許請求の範囲第１３項記載の画像制御
装置。 - （１９）第１および第２のフラットパネル表示装置を有
するデータ処理システム用の画像制御装置の動作におい
て、 第１および第２のアドレス情報を発生する第１過程と、 第１および第２の表示フレームを均等化するための垂直
同期情報をカウントする第２過程と、第１の表示フレー
ム中に、前記第１のアドレス情報を前記第１のフラット
パネル表示装置に供給するとともに、前記第２のアドレ
ス情報を前記第２のフラットパネル表示装置に供給する
第３過程と、 第２の表示フレーム中に、前記第２のアドレス情報を前
記第１のフラットパネル表示装置に供給するとともに、
前記第１のアドレス情報を前記第２のフラットパネル表
示装置に供給する第４過程と、 を有することを特徴とするアドレス情報発生方法。 - （２０）前記各フラットパネル表示装置は、実質的に同
一であることを特徴とする特許請求の範囲第１９項記載
のアドレス情報発生方法。 - （２１）フレームを決定するための垂直同期カウントは
前記フラットパネル表示装置のサイズによって決定され
ることを特徴とする特許請求の範囲第１９項記載のアド
レス情報発生方法。 - （２２）前記制御装置は、各フラットパネル表示装置ご
とに画面を分割する機能を有することを特徴とする特許
請求の範囲第１９項記載のアドレス情報発生方法。 - （２３）前記各フラットパネル表示装置は、液晶表示装
置であることを特徴とする特許請求の範囲第１９項記載
のアドレス情報発生方法。 - （２４）前記各アドレス発生器は実質的に同一であるこ
とを特徴とする特許請求の範囲第１９項記載のアドレス
情報発生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/245,862 US5018076A (en) | 1988-09-16 | 1988-09-16 | Method and circuitry for dual panel displays |
| US245,862 | 1988-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02186389A true JPH02186389A (ja) | 1990-07-20 |
| JP2853868B2 JP2853868B2 (ja) | 1999-02-03 |
Family
ID=22928391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239491A Expired - Lifetime JP2853868B2 (ja) | 1988-09-16 | 1989-09-14 | フラットパネル表示システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5018076A (ja) |
| JP (1) | JP2853868B2 (ja) |
| KR (1) | KR900702463A (ja) |
| WO (1) | WO1990003007A1 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2041819C (en) * | 1990-05-07 | 1995-06-27 | Hiroki Zenda | Color lcd display control system |
| US5376944A (en) * | 1990-05-25 | 1994-12-27 | Casio Computer Co., Ltd. | Liquid crystal display device with scanning electrode selection means |
| US5309168A (en) * | 1990-10-31 | 1994-05-03 | Yamaha Corporation | Panel display control device |
| US5422654A (en) * | 1991-10-17 | 1995-06-06 | Chips And Technologies, Inc. | Data stream converter with increased grey levels |
| US5233502A (en) * | 1992-03-11 | 1993-08-03 | International Business Machines Corp. | Removable and reversible display device for portable computer |
| WO1994023414A1 (en) * | 1993-03-31 | 1994-10-13 | Motorola, Inc. | System for driving an electronic display |
| US5537128A (en) * | 1993-08-04 | 1996-07-16 | Cirrus Logic, Inc. | Shared memory for split-panel LCD display systems |
| US5386217A (en) * | 1993-08-16 | 1995-01-31 | Winbond Electronic Corp. | Method for controlling a liquid crystal display module to show interlaced picture data thereon |
| JP3298301B2 (ja) * | 1994-04-18 | 2002-07-02 | カシオ計算機株式会社 | 液晶駆動装置 |
| US5933154A (en) * | 1994-09-30 | 1999-08-03 | Apple Computer, Inc. | Multi-panel video display control addressing of interleaved frame buffers via CPU address conversion |
| US5788352A (en) * | 1994-10-25 | 1998-08-04 | Hughes Aircraft Company | Multiplexed multi-image source display writing system |
| US5563623A (en) * | 1994-11-23 | 1996-10-08 | Motorola, Inc. | Method and apparatus for driving an active addressed display |
| US5724063A (en) * | 1995-06-07 | 1998-03-03 | Seiko Epson Corporation | Computer system with dual-panel LCD display |
| US5734363A (en) * | 1995-07-14 | 1998-03-31 | Northern Telecom Limited | Method and apparatus for producing shading on a flat panel display |
| US6947100B1 (en) * | 1996-08-09 | 2005-09-20 | Robert J. Proebsting | High speed video frame buffer |
| JPH10293561A (ja) * | 1997-04-17 | 1998-11-04 | Sharp Corp | 液晶表示装置の駆動方法 |
| US7554510B1 (en) | 1998-03-02 | 2009-06-30 | Ati Technologies Ulc | Method and apparatus for configuring multiple displays associated with a computing system |
| US6091386A (en) * | 1998-06-23 | 2000-07-18 | Neomagic Corp. | Extended frame-rate acceleration with gray-scaling for multi-virtual-segment flat-panel displays |
| US6411302B1 (en) | 1999-01-06 | 2002-06-25 | Concise Multimedia And Communications Inc. | Method and apparatus for addressing multiple frame buffers |
| US7158140B1 (en) * | 1999-03-15 | 2007-01-02 | Ati International Srl | Method and apparatus for rendering an image in a video graphics adapter |
| US6618048B1 (en) | 1999-10-28 | 2003-09-09 | Nintendo Co., Ltd. | 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components |
| US6717577B1 (en) | 1999-10-28 | 2004-04-06 | Nintendo Co., Ltd. | Vertex cache for 3D computer graphics |
| US6823525B1 (en) * | 2000-01-21 | 2004-11-23 | Ati Technologies Inc. | Method for displaying single monitor applications on multiple monitors driven by a personal computer |
| US7119813B1 (en) | 2000-06-02 | 2006-10-10 | Nintendo Co., Ltd. | Variable bit field encoding |
| US6937245B1 (en) | 2000-08-23 | 2005-08-30 | Nintendo Co., Ltd. | Graphics system with embedded frame buffer having reconfigurable pixel formats |
| US7002591B1 (en) | 2000-08-23 | 2006-02-21 | Nintendo Co., Ltd. | Method and apparatus for interleaved processing of direct and indirect texture coordinates in a graphics system |
| US7538772B1 (en) | 2000-08-23 | 2009-05-26 | Nintendo Co., Ltd. | Graphics processing system with enhanced memory controller |
| US6707458B1 (en) | 2000-08-23 | 2004-03-16 | Nintendo Co., Ltd. | Method and apparatus for texture tiling in a graphics system |
| US6700586B1 (en) | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
| US7196710B1 (en) | 2000-08-23 | 2007-03-27 | Nintendo Co., Ltd. | Method and apparatus for buffering graphics data in a graphics system |
| US6811489B1 (en) | 2000-08-23 | 2004-11-02 | Nintendo Co., Ltd. | Controller interface for a graphics system |
| US7034828B1 (en) | 2000-08-23 | 2006-04-25 | Nintendo Co., Ltd. | Recirculating shade tree blender for a graphics system |
| US6867781B1 (en) | 2000-08-23 | 2005-03-15 | Nintendo Co., Ltd. | Graphics pipeline token synchronization |
| US6825851B1 (en) | 2000-08-23 | 2004-11-30 | Nintendo Co., Ltd. | Method and apparatus for environment-mapped bump-mapping in a graphics system |
| US7576748B2 (en) | 2000-11-28 | 2009-08-18 | Nintendo Co. Ltd. | Graphics system with embedded frame butter having reconfigurable pixel formats |
| US6636214B1 (en) | 2000-08-23 | 2003-10-21 | Nintendo Co., Ltd. | Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode |
| US7061502B1 (en) | 2000-08-23 | 2006-06-13 | Nintendo Co., Ltd. | Method and apparatus for providing logical combination of N alpha operations within a graphics system |
| US7184059B1 (en) | 2000-08-23 | 2007-02-27 | Nintendo Co., Ltd. | Graphics system with copy out conversions between embedded frame buffer and main memory |
| US6980218B1 (en) | 2000-08-23 | 2005-12-27 | Nintendo Co., Ltd. | Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system |
| US20040155861A1 (en) * | 2002-05-30 | 2004-08-12 | Jackson Iii Robert P. | Portable display monitor |
| US7439936B2 (en) * | 2004-01-07 | 2008-10-21 | Matsushita Electric Industrial Co., Ltd. | Control circuit for displaying the same video simultaneously to two or more panels |
| US8766993B1 (en) * | 2005-04-06 | 2014-07-01 | Teradici Corporation | Methods and apparatus for enabling multiple remote displays |
| US8453148B1 (en) | 2005-04-06 | 2013-05-28 | Teradici Corporation | Method and system for image sequence transfer scheduling and restricting the image sequence generation |
| US8073990B1 (en) | 2008-09-23 | 2011-12-06 | Teradici Corporation | System and method for transferring updates from virtual frame buffers |
| US8224885B1 (en) | 2009-01-26 | 2012-07-17 | Teradici Corporation | Method and system for remote computing session management |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3590156A (en) * | 1968-08-28 | 1971-06-29 | Zenith Radio Corp | Flat panel display system with time-modulated gray scale |
| US3845243A (en) * | 1973-02-28 | 1974-10-29 | Owens Illinois Inc | System for producing a gray scale with a gaseous display and storage panel using multiple discharge elements |
| US3863023A (en) * | 1973-02-28 | 1975-01-28 | Owens Illinois Inc | Method and apparatus for generation of gray scale in gaseous discharge panel using multiple memory planes |
| US4121283A (en) * | 1977-01-17 | 1978-10-17 | Cromemco Inc. | Interface device for encoding a digital image for a CRT display |
| US4563676A (en) * | 1983-01-25 | 1986-01-07 | Tandy Corporation | Computer |
| JPS5848106B2 (ja) * | 1979-04-27 | 1983-10-26 | 株式会社東芝 | カ−ソル表示方式 |
| JPS56111884A (en) * | 1980-02-08 | 1981-09-03 | Hitachi Ltd | Refreshing system for display picture |
| US4338597A (en) * | 1980-03-06 | 1982-07-06 | Honeywell Information Systems Inc. | Remote monitor interface |
| GB2085257B (en) * | 1980-09-03 | 1984-09-12 | Nat Res Dev | Apparatus and methods for varying the format of a raster scan display |
| JPS5864503A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 装置の異常状態に対する原因推定方法 |
| JPS5991487A (ja) * | 1982-11-17 | 1984-05-26 | 富士通株式会社 | デイスプレイ装置 |
| JPS59114631A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | 端末制御装置 |
| JPS59121391A (ja) * | 1982-12-28 | 1984-07-13 | シチズン時計株式会社 | 液晶表示装置 |
| US4626837A (en) * | 1983-11-17 | 1986-12-02 | Wyse Technology | Display interface apparatus |
| GB2150726B (en) * | 1983-11-30 | 1988-01-20 | Standard Telephones Cables Ltd | Office terminals |
| US4703318A (en) * | 1984-03-30 | 1987-10-27 | Wang Laboratories, Inc. | Character-based monochromatic representation of color images |
| US4688031A (en) * | 1984-03-30 | 1987-08-18 | Wang Laboratories, Inc. | Monochromatic representation of color images |
| JPS6194087A (ja) * | 1984-10-15 | 1986-05-12 | 松下電器産業株式会社 | 表示装置 |
| US4657146A (en) * | 1985-11-06 | 1987-04-14 | Richard Walters | Adjustable printed circuit board rack for supporting printed circuit boards in a horizontal or a vertical position |
| US4924432A (en) * | 1986-03-29 | 1990-05-08 | Hitachi, Ltd. | Display information processing apparatus |
| US4739313A (en) * | 1986-06-13 | 1988-04-19 | Rich, Inc. | Multilevel grey scale or composite video to RGBI decoder |
| US4746981A (en) * | 1986-06-16 | 1988-05-24 | Imtech International, Inc. | Multiple screen digital video display |
| US4742346A (en) * | 1986-12-19 | 1988-05-03 | Rca Corporation | System for applying grey scale codes to the pixels of a display device |
-
1988
- 1988-09-16 US US07/245,862 patent/US5018076A/en not_active Expired - Lifetime
-
1989
- 1989-09-08 KR KR1019900701020A patent/KR900702463A/ko not_active Withdrawn
- 1989-09-08 WO PCT/US1989/003894 patent/WO1990003007A1/en not_active Ceased
- 1989-09-14 JP JP1239491A patent/JP2853868B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853868B2 (ja) | 1999-02-03 |
| KR900702463A (ko) | 1990-12-07 |
| US5018076A (en) | 1991-05-21 |
| WO1990003007A1 (en) | 1990-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02186389A (ja) | フラットパネル表示システム | |
| JP3321651B2 (ja) | コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法 | |
| JPH079569B2 (ja) | ディスプレイコントローラ及びそれを用いた図形表示装置 | |
| US5146558A (en) | Data processing system and apparatus | |
| US5253340A (en) | Data processing apparatus having a graphics device with priority scheduling of drawing requests | |
| JP2797435B2 (ja) | 表示コントローラ | |
| EP0312720A2 (en) | Double buffered graphics design system | |
| JPH05323281A (ja) | 表示制御装置及び方法 | |
| JP2921952B2 (ja) | 平面ディスプレイ駆動装置 | |
| JPS6177979A (ja) | 表示制御方法 | |
| JPH07219499A (ja) | カーソル制御装置 | |
| JP2613364B2 (ja) | 図形処理システム | |
| JP2861211B2 (ja) | ディスプレイ装置 | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 | |
| GB2290207A (en) | Image display system | |
| JPH03129391A (ja) | リフレツシユメモリのアクセス方法、デイスプレイコントローラ、及び図形処理装置 | |
| JPH0566732A (ja) | 表示制御装置 | |
| JPH11345110A (ja) | 情報処理装置 | |
| JP2917684B2 (ja) | ウィンドウ表示装置 | |
| JPH043120A (ja) | 表示制御装置 | |
| JPS6329837A (ja) | マルチウインドウ表示システム | |
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPH01193796A (ja) | 表示制御装置 | |
| JPH06149205A (ja) | マルチウインドウ制御装置 |