JPH0218780B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、無線通信において、通話の秘話性を
保証するための秘話通信回路方式に関する。

(ロ) 従来技術 通常の無線通信においては、甲及び乙が通話し
ている時、第３者丙が甲、乙の交信に使用してい
る搬送周波数域の信号を受信した場合、甲、乙間
の通話の内容を傍受できるため通話の秘話性が損
なわれるという問題がある。

この秘話性を保証する方法としては、音声信号
をスクランブル化して送出し、これを受信側で復
元する方法が有効である。この方法によれば、受
信部に復元回路を備えていない第３者、若しくは
キーコードが異なる第３者に対しては、受信音声
はスクランブルされたままであるので、通話の内
容が了解されず、秘話性を保持することができ
る。

従来、このような秘話回路の一方式として平衡
変調器を内蔵した回路素子（バランス・モジユレ
ーシヨン方式）が一般に市販されている。この方
式は音声信号を、例えば5KHzの搬送波で変調後、
その下側側帯波のみをフイルタ処理により抽出し
て送出する方式である。この場合、音声信号の周
波数は、元の信号に対して反転する。すなわち、
音声周波数をｆとすると、f′＝５−ｆ（ＫHz）と
なる。復元は逆の操作を行なえばよく、音声周波
数は再度反転するので元に戻る。この場合、平衡
変調器の搬送波周波数を若干変えても、再生され
る音声は元の音声に対して音程が少しずれる程度
であり、了解性には支障はない。このことはこの
方式の場合秘話のためのキーコードが実質１つし
かとれないことを意味している。従つて、同種の
スクランブル回路を備えている者に対しては秘話
性保持の効果が発揮されないという欠点を有して
いる。

(ハ) 目的 本発明は、かかる秘話性の保証の要求に対して
キーコードが多数設けられる装置を提供すること
を目的とする。

(ニ) 構成 本発明は基本的には音声信号をスクランブルす
る送信部と該スクランブルされた音声信号を復元
する受信部から構成される。

更に詳説すると、本発明は信号をクロツクパル
スに従つて順次サンプリングして記憶すると同時
に出力する信号の可変遅延回路と、前記クロツク
パルスの周波数を制御するクロツク周波数制御回
路と、送信側と受信側とを同期させるための同期
信号回路と、前記クロツク周波数制御回路中に含
まれ且つ可変遅延回路に印加される前記クロツク
パルスを計数するカウンタ回路と、送信側の前記
可変遅延回路の出力音声信号と同期信号を合成す
る合成回路とから構成されている。

(ホ) 実施例 次に図面と共に本発明の装置について詳説す
る。

第１図は本発明装置の原理を説明するブロツク
図であつて、Ａは送信側、Ｂは受信側を示す。ま
た第１図Ａに於いて、１は音声入力端子、２は
LPFである。３はＮ個の遅延段数を有する遅延
回路（記憶回路）であり、クロツク周波数制御回
路（CP1）４のクロツクに従つて音声をサンプリ
ングして記憶すると同時に、Ｎ標本時点以前にサ
ンプリング記憶されたサンプリング値を順次出力
するＮ個のサンプリング値を常時記憶する可変遅
延回路である。該遅延回路の出力は、LPF５を
経た後、同期信号回路６の出力と合成回路７によ
り加算され続いて伝送の為の変調増幅を行う送信
回路８を経て有線或は無線の伝送系９に送出され
る。

第１図Ｂの受信側に於いては、前記伝送系９を
経た受信信号は、増幅、復調回路を含む受信回路
１０で復調後、LPF１１を介して、クロツク周
波数制御回路（CP2）４′のクロツクに従つて該
受信音声をサンプリングして記憶すると同時に、
Ｎ標本時点以前にサンプリング記憶されたサンプ
リング値を順次LPF１２を介して出力するＮサ
ンプル記憶回路３′に記憶される。送信側と受信
側の同期は、送信側の同期信号発生回路６より送
られる同期信号を受信側の同期信号回路６′の同
期分離回路により受信信号より分離し、この分離
された同期信号により受信側のクロツクを送信側
のそれと完全に同期させることにより行なわれ
る。

次に本発明の送信側および受信側の基本回路を
それぞれ第２図および第３図に示す。この基本構
成は送信側及び受信側共略同様の構成である。即
ち、音声信号を入出力するBBD等の遅延回路３，
３′とそのクロツクパルス１３，１３′の周波数を
制御するクロツク周波数制御回路４，４′と同期
信号回路６，６′とから構成されている。更に詳
説すると、クロツク周波数制御回路４，４′は、
マスタークロツク周波数発振回路１５，１５′と、
その出力を分周する可変分周回路１６，１６′と、
BBD等の遅延回路３，３′へのクロツクパルスを
計数するカウンタ回路１７，１７′と、該カウン
タの出力信号により分周回路１６，１６′の分周
数を制御するための論理回路１８，１８′から構
成される。また、第２図の発信側の同期信号回路
６はゲート信号発生回路１９と同期用搬送波発生
回路２０とゲート制御回路２１とから成つてお
り、第３図の受信側の同期信号回路４′は同期分
離回路２１と同期用トリガ発生回路２２とプリセ
ツト値制御回路２３とから成つている。

本発明の基本的原理は、例えば入力信号として
正弦波信号を例にして説明すると、入力正弦波信
号に対して第４図に示す如くその周波数を周期的
に上下にシフトさせる処理を行なつて、音声信号
のスペクトル構造を変え、了解性を低下させるも
のである。更に詳説すると、第２図において、ク
ロツク周波数制御回路４中の可変分周回路１６の
分周数を変化させることによりBBD３へのクロ
ツク周波数を変化させ、音声信号がBBDへ入力
するときのクロツクパルスの周波数と、遅延後の
出力時のクロツク周波数とを異ならせることによ
つて、出力音声信号の周波数を元のものに対して
変化させて、音声のスクランブル化を図るもので
ある。

一方、受信側第３図では、送信側第２図と略同
構成の回路において、送信側におけるBBD３へ
のクロツク周波数の変化と同期して受信側の
BBD１４へのクロツク周波数を変化させること
によつて、受信したスクランブル音声の周波数を
丁度元に戻るように再度変換を行なつて復元動作
を行なうように構成している。

次に上述の動作を第２図および第３図と共に更
に詳説する。

先ず、可変遅延回路３とカウンタ回路１７の動
作の関係について説明する。即ち、第２図におい
て、可変遅延回路３には可変分周回路１６からの
クロツクが印加されるが、その際、可変分周回路
１６はカウンタ１７の計数値によつて分周数が選
択制御される。そして、可変遅延回路３は前記ク
ロツクが入力される毎にサンプリングした信号に
次段にシフトする。このようにクロツクの印加毎
にシフト動作をするので、可変遅延回路３の遅延
時間はこの印加されたクロツクの周波数（更に詳
しく言うと、この逆数の周期）により制御され
る。

音声信号は遅延回路３，３′にクロツク１３，
１３′に従つて取込まれ、更にバケツリレー的に
遅延回路内のメモリセルの次段に転送され、遅延
段数分のクロツクが入力後、出力する。ここで音
声信号が入力するときのクロツク周波数をfa、遅
延後信号が出力するときのクロツク周波数をfbと
すると、出力時の音声信号はfb／fa倍周波数が変
換されて送出される。従つて、クロツク周波数を
変化させておくことによつてスクランブル処理が
行える。

ここで送信側遅延回路３に音声信号が入力のと
きのクロツク周波数をf₁、信号の遅延後出力のと
きのクロツク周波数をf₂とすると、受信側遅延回
路に入力するときのクロツク周波数はf₂であり、
更に遅延後受信側から出力するときのクロツク周
波数をf₃とすると、受信側遅延回路から元の音声
信号が復元されて出力する為には f₂／f₁×f₃／f₂＝１ 即ち、f₃＝f₁となるようにクロツク周波数を送
信側と受信側との遅延時間の和の分の同期を持た
せて変化させておけばよい。そして、第２図およ
び第３図におけるクロツク周波数制御回路４，
４′は上記のように音声周波数の変換を制御する
回路である。

さて、送信側と受信側の回路は共に、同じ周波
数で且つ同じ位相のクロツクで動作しないと、元
信号が正しく復元されない。本発明はこの周波数
と位相の関係を利用して、送信側と受信側とでク
ロツクの位相をパラメータとして多くのキーをつ
くることを提供するものである。即ち、本発明は
クロツク周波数がカウンタ１７，１７′の値によ
つて決定されることを利用する。送信側カウンタ
１７がある特定の値のとき、ゲート信号発生回路
１９からゲート信号を発生させ、この信号を用い
て、同期用搬送波発生回路２０の搬送波（例えば
周波数５〜10KHzの正弦波）をゲート制御回路２
１でゲート制御し、このゲート制御された信号を
同期信号として使用する。そして、この同期信号
を合成回路７に印加してスクランブル処理された
音声信号に重畳し、伝送系９に伝送する。

一方、受信側（第３図）では、同期分離回路２
１で受信信号中の同期信号を分離し、同期用トリ
ガ発生回路２２でトリガ信号を発生させ、該トリ
ガ信号をプリセツト値制御回路２３に印加し、プ
リセツト値制御回路２３によりカウンタ回路１
７′を送信側のカウンタ１７と同じ値になるよう
プリセツトする。

本発明ではキーをつくる為、ゲート信号発生回
路１１の出力ゲート信号を送出するときの送信側
カウンタ１７の値と、受信側カウンタ１７′をプ
リセツトする値とをペアでパラメータ設定し、キ
ーが異なると、元信号が正しく復元されず、内容
が了解されないように構成している。

次に本発明の具体的実施例を第５図および第６
図と共に説明する。

先ず、第５図において、送信側のクロツク周波
数はカウンタ１７の値に応じて決定される。該カ
ウンタ１７の最上位の出力Ｑ１の周期は送信側と
受信側の遅延回路３，３′の遅延時間の和の分、
即ち送・受信側の遅延段数の和の分だけクロツク
を計数する時間であり、クロツク周波数はこの周
期で変化する。ゲート信号発生回路１９の出力ゲ
ート信号は図中NOR回路２４の出力から得られ
る。図の例では、キー設定用の端子Ｔ１，Ｔ２，
Ｔ３，Ｔ４が例えば、それぞれ（１、０、１、
０）の場合、カウンタ１７の値がQ₁＝１、Q₂＝
０、Q₃＝１、Q₄＝０のとき、NOR回路２４の出
力Ｇは“１”となり、その他の場合は“０”であ
る。このゲート信号を用いて同期用搬送波（５〜
10KHzの正弦波や矩形波）をゲート制回路２１で
ゲート制御した信号を同期信号として用いる。

一方、受信側ではこの同期信号をフイルタより
なる同期分離回路２１で抽出し、この信号の立ち
上がりのタイミングを検出してトリガパルスを発
生させ、受信側のカウンタ１７′をプリセツトす
る。このときのプリセツト値は、第６図のような
回路で構成しておけば、送信側と同じ値になる。
第６図においてT₁，T₂，T₃，T₄はキーセツト用
端子、L₁，L₂，L₃…はカウンタプリセツト用の
負荷入力端子、Q₁，Q₂，Q₃…カウンタ出力であ
る。

次に受信側におけるカウンタ回路１７′のプリ
セツト用のトリガの発生回路例を説明する。第７
図において、ａ図はゲート制御された同期信号で
あり、この信号をコンパレータ回路に通すと、ｂ
図のようなパルス列が得られる。尚、ａ図でＶは
周波数５〜10KHzの同期信号用搬送波信号、V₁
はコンパレータの基準電圧である。さらに例えば
単安定回路などにｂ図のパルス列を通すと、ｃ図
のようなパルス列が連らなつた一つの単パルスが
得られるが、この波形に対して立上りエツジでｄ
図のようなトリガパルスを発生させ、これをカウ
ンタ回路１７′のプリセツト用トリガとして用い
る。

尚、このときｄ図のトリガの発生タイミング
は、コンパレータ出力波形であるｂ図のパルス列
の最初のパルスの立ち上がり時刻であるが、搬送
波が５〜10KHz位の場合、このタイミングは送信
側のゲート信号発生回路１９の出力である元のゲ
ート制御信号の立ち上がりよりは若干（△ｔ）遅
れる。この遅れは受信側カウンタ１７′の下位の
値（Q₅，Q₆，Q₇等）を更にプリセツトしておく
ことにより充分補償できる。

上述の実施例の説明では、便宜上2⁴＝16通りの
キーをつくる場合の例を示した。実験では送信側
と受信側とでクロツク動作の位相が約10〜15度以
上異なると、再生音声信号はその内容がほとんど
聞きとれなくなる。従つてこの場合、キーコード
の数としては20〜40通りもつくることができる。
このように、送信側と受信側のクロツク周波数の
位相をパラメータとしてキーを作ることによりキ
ー数を多数とることができる。また、他の条件を
パラメータ、例えばマスタークロツク周波数を
送・受信側で変えておくことによつても、キーが
つくれるので、これらを組合せると、数百通りの
キーも可能である。

尚また、上述に於ては可変遅延回路として
BBDを例にとつて説明したが、CCDやシフトレ
ジスタを使用しても同様に構成できることは言う
までもない。更にRAM等のデイジタル・メモリ
ー回路を使用する際にはＤ／Ａ回路やＡ／Ｄ回路
と組み合わせて回路を適当に組み変えればよい。

(ヘ) 効果 このように本発明は送信側と受信側のクロツク
周波数を制御するカウンタ回路のプリセツト値を
パラメータとしてキーをつくることにより、キー
数が多くとれるスクランブル装置を提供するもの
であり、この方式に基づくと回路を搭載した有
線・無線機器を用いれば、第三者に受信されても
通話内容を傍受されることはなく、秘話通信を行
う上で実用上大きな効果が得られる。

【図面の簡単な説明】

第１図は本発明の原理を示すブロツク回路図、
第２図は本発明の秘話通信装置の送信側回路ブロ
ツク図、第３図は同装置の受信側回路ブロツク
図、第４図は本発明の装置で処理したスクランブ
ル信号波形の特性図、第５図は本発明の装置に使
用するゲート信号発生回路の具体的実施例、第６
図は本発明の装置に使用するプリセツト値制御回
路の具体的実施例、第７図は同期に用いる信号波
形である。 主な図番の説明、１……入力端子、３，３′…
…可変遅延回路、４，４′……クロツク周波数制
御回路、６，６′……同期信号回路、７……合成
回路、９……伝送系、１３……クロツクパルス、
１４……出力端子、１５，１５′……マスターク
ロツク周波数発振回路、１６，１６′……可変分
周回路、１７，１７′……カウンタ回路、１８，
１８′……論理回路、１９……ゲート信号発生回
路、２０……同期用搬送波発生回路、２１……同
期分離回路、２２……同期用トリガ発生回路、２
３……プリセツト値制御回路。

Claims (1)

1. 【特許請求の範囲】 １ (a) 信号をクロツクパルスに従つて順次サン
   プリングして記憶し且つ出力する動作を行うこ
   とにより遅延動作を行ない、該遅延動作の遅延
   時間は印加される該クロツクパルスの周波数に
   よつて制御される信号の可変遅延回路と、 (b) 前記クロツクパルスの周波数を制御するクロ
   ツク周波数制御回路と、 (c) 送信側と受信側とを同期させるための同期信
   号回路と、 を通信系の送信側と受信側とに備え、 前記クロツク周波数制御回路は前記可変遅延回
   路に印加される前記クロツクパルスを計数するカ
   ウンタ回路を含み、該カウンタ回路の出力に関連
   して前記クロツクパルスの周波数を制御し、該ク
   ロツクパルスを前記可変遅延回路に印加すると共
   に前記送信側の前記カウンタ回路が所定のクロツ
   クパルスを計数した時のカウンタ回路の出力に応
   答して前記同期信号回路にて同期信号を発生さ
   せ、送信側の前記可変遅延回路の出力音声信号と
   前記同期信号を合成回路で合成した後、伝送系に
   伝送し、而して、受信側で該同期信号を分離し、
   分離された同期信号により受信側の前記カウンタ
   回路をプリセツトし、送信側の同期信号送出時に
   おけるカウンタ回路の値と受信側のカウンタ回路
   をプリセツトする値とをパラメータとしてキーコ
   ードを作成することを特徴とする秘話通信装置。 ２ カウンタ回路の上位をキーコード設定に使用
   し、下位を受信側の同期遅れの補償に使用するこ
   とを特徴とする特許請求の範囲１に記載の秘話通
   信装置。