JPH02188945A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02188945A JPH02188945A JP811089A JP811089A JPH02188945A JP H02188945 A JPH02188945 A JP H02188945A JP 811089 A JP811089 A JP 811089A JP 811089 A JP811089 A JP 811089A JP H02188945 A JPH02188945 A JP H02188945A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid
- phase insulating
- viscosity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に多層配線構造の半導体装置
における上層配線の形成面を平坦化する方法に関し、 微小間隔で配設される配線を含む配線形成面上に、急峻
な凹部等のない平坦な表面を有し且つ空洞部を内蔵しな
い層間絶縁膜を形成することを目的とし、 粘度の異なる複数種類の液相絶縁膜を、粘度の低い物か
ら順次塗布し且つ固化する工程を含み、または、下層の
絶縁膜上に複数の配線パターンが異なる幅の間隙部を介
して配設された基体面上に、該配線パターンの間隙部を
その内面に沿って被覆する厚さに第１の気相成長絶縁膜
を被着する工程と、該基体上に、開口幅の狭い間隙部内
に流れ込みそれを満たす程度の低い粘度を有する第１０
液相絶縁膜を塗布し且つキュアー固化する工程と、該基
体上に、広い開口幅有する間隙部のみに流れ込みそれを
満たす程度の該第１の液相絶縁膜より高粘度の第２の液
相絶縁膜を塗布し且つキュアー固化する工程と、固化さ
れた第２の液相絶縁膜と第１の液相絶縁膜を該下層配線
パターン上の第１の気相成長絶縁膜の上面が表出するま
でエッチバックする工程と、該エツチングパック終了面
上に第２の気相成長絶縁膜を被着する工程とを含んで構
成する。
における上層配線の形成面を平坦化する方法に関し、 微小間隔で配設される配線を含む配線形成面上に、急峻
な凹部等のない平坦な表面を有し且つ空洞部を内蔵しな
い層間絶縁膜を形成することを目的とし、 粘度の異なる複数種類の液相絶縁膜を、粘度の低い物か
ら順次塗布し且つ固化する工程を含み、または、下層の
絶縁膜上に複数の配線パターンが異なる幅の間隙部を介
して配設された基体面上に、該配線パターンの間隙部を
その内面に沿って被覆する厚さに第１の気相成長絶縁膜
を被着する工程と、該基体上に、開口幅の狭い間隙部内
に流れ込みそれを満たす程度の低い粘度を有する第１０
液相絶縁膜を塗布し且つキュアー固化する工程と、該基
体上に、広い開口幅有する間隙部のみに流れ込みそれを
満たす程度の該第１の液相絶縁膜より高粘度の第２の液
相絶縁膜を塗布し且つキュアー固化する工程と、固化さ
れた第２の液相絶縁膜と第１の液相絶縁膜を該下層配線
パターン上の第１の気相成長絶縁膜の上面が表出するま
でエッチバックする工程と、該エツチングパック終了面
上に第２の気相成長絶縁膜を被着する工程とを含んで構
成する。
本発明は半導体装置の製造方法、特に多層配線構造の半
導体装置における上層配線の形成面を平坦化する方法に
関する。
導体装置における上層配線の形成面を平坦化する方法に
関する。
ＬＳＩ等、大規模・高集積化される半導体装置において
は、多層配線構造を有する内部配線によって回路構成が
なされることが多い。
は、多層配線構造を有する内部配線によって回路構成が
なされることが多い。
配線層が層間絶縁膜を介し複数層積層される多層配線構
造においては、配線の形成面上に被着される層間絶縁膜
上に生ずる凹凸段差が、下層から順次加算されて上層に
行くに従って高い凹凸段差を生ずるようになり、この高
い段差のために層間絶縁膜上に形成される配線に段切れ
若しくはそれに準する配線品質の低下を招いて半導体装
置の製造歩留りや信頬性が低下するという問題がある。
造においては、配線の形成面上に被着される層間絶縁膜
上に生ずる凹凸段差が、下層から順次加算されて上層に
行くに従って高い凹凸段差を生ずるようになり、この高
い段差のために層間絶縁膜上に形成される配線に段切れ
若しくはそれに準する配線品質の低下を招いて半導体装
置の製造歩留りや信頬性が低下するという問題がある。
そのために、多層配線構造の半導体装置においては、層
間絶縁膜表面即ち配線形成面の平坦化を図ることが重要
な課題になってくる。
間絶縁膜表面即ち配線形成面の平坦化を図ることが重要
な課題になってくる。
近時、多層配線構造の半導体装置を製造するに際して多
（用いられるようになった配線形成面の平坦化技術に、
シリコンの有機化合物よりなるスピンオングラス（Ｓ、
０．Ｇ）や、ポリイミド等の有機樹脂等よりなる液相絶
縁膜をスピンコードした層と、二酸化シリコン（ＳｉＯ
□）や燐珪酸ガラス（ＰＳＧ）等の気相成長（ＣＶＤ）
絶縁膜との組合せによる平坦化技術がある。
（用いられるようになった配線形成面の平坦化技術に、
シリコンの有機化合物よりなるスピンオングラス（Ｓ、
０．Ｇ）や、ポリイミド等の有機樹脂等よりなる液相絶
縁膜をスピンコードした層と、二酸化シリコン（ＳｉＯ
□）や燐珪酸ガラス（ＰＳＧ）等の気相成長（ＣＶＤ）
絶縁膜との組合せによる平坦化技術がある。
この平坦化技術における従来の技術を用いた多層配線の
形成方法は次の通りである。
形成方法は次の通りである。
即ち、第４図（ａ）に示すように、下層絶縁膜５１上に
異なる配線間隔即ち異なる配線間隙部のアスペクト比で
複数の下層配線パターン５２Ａ 、５２Ｂ、５２Ｃ等が
形成された基体上に、先ず配線の高さの１〜１７２倍程
度の厚さの第１のＣＶＤ絶縁膜５３を被着する。ここで
、気相成長による絶縁膜のステップカバレージ性の悪さ
によって第１の０７口絶縁膜５３の表面には、下層配線
パターン５２Ａ 、５２Ｂ、５２Ｃ等の間隙部上に、こ
れら配線の段差に対応する深さ及び急峻な段差を有し且
つ幅及び形状の異なる溝部５４Ａ 、５４Ｂ等が形成さ
れる。
異なる配線間隔即ち異なる配線間隙部のアスペクト比で
複数の下層配線パターン５２Ａ 、５２Ｂ、５２Ｃ等が
形成された基体上に、先ず配線の高さの１〜１７２倍程
度の厚さの第１のＣＶＤ絶縁膜５３を被着する。ここで
、気相成長による絶縁膜のステップカバレージ性の悪さ
によって第１の０７口絶縁膜５３の表面には、下層配線
パターン５２Ａ 、５２Ｂ、５２Ｃ等の間隙部上に、こ
れら配線の段差に対応する深さ及び急峻な段差を有し且
つ幅及び形状の異なる溝部５４Ａ 、５４Ｂ等が形成さ
れる。
次いで第４図（５）に示すように、上記第１のＣＶＤ絶
縁Ｉｆ！５３の被着面上に、広い幅を有する溝部５２Ｂ
をほぼ平坦に埋め得る程度の比較的高粘度を有する１種
類の液相絶縁膜例えばＳ、０．Ｇ層５５をスピンコード
法により塗布形成し、所定の熱処理によりＳ、０．Ｇ層
５５をキュアー固化せしめる。この際、Ｓ、０．０が粘
度が高いために極度に狭い開口幅を有する溝部５４Ａ内
にはＳ、Ｏ，Ｃが流れ込まず、その溝部５４Ａ内には空
洞部５６が残留形成される。
縁Ｉｆ！５３の被着面上に、広い幅を有する溝部５２Ｂ
をほぼ平坦に埋め得る程度の比較的高粘度を有する１種
類の液相絶縁膜例えばＳ、０．Ｇ層５５をスピンコード
法により塗布形成し、所定の熱処理によりＳ、０．Ｇ層
５５をキュアー固化せしめる。この際、Ｓ、０．０が粘
度が高いために極度に狭い開口幅を有する溝部５４Ａ内
にはＳ、Ｏ，Ｃが流れ込まず、その溝部５４Ａ内には空
洞部５６が残留形成される。
次いで、第４図（Ｃ）に示すように、基板面に垂直方向
に優勢な異方性を有するエツチング手段であるリアクテ
ィブイオンエツチング（ＲＩＢ）処理によりＳ、Ｏ，Ｃ
層５５及びその下部のＣＶＤ絶縁膜５３を、下層配線パ
ターン５２Ａ 、５２Ｂ 、 ５２Ｃ等の上部にｉｏｏ
。
に優勢な異方性を有するエツチング手段であるリアクテ
ィブイオンエツチング（ＲＩＢ）処理によりＳ、Ｏ，Ｃ
層５５及びその下部のＣＶＤ絶縁膜５３を、下層配線パ
ターン５２Ａ 、５２Ｂ 、 ５２Ｃ等の上部にｉｏｏ
。
〜２０００人程度の厚さの第１のＣＶＤ絶縁膜５３を残
す程度までエッチバックする。
す程度までエッチバックする。
なお、ここで、極度に狭い開口幅を有しＳ、 Ｏ，Ｃ層
を内蔵しない前記溝部５４Ａは再び開口して表出する。
を内蔵しない前記溝部５４Ａは再び開口して表出する。
次いで、第４図（ｄ）に示すように、上記エッチバック
の終わった基体上に層間絶縁膜の残部である所要の厚さ
の第２のＣＶＤ絶縁Ｍ５１を形成する。
の終わった基体上に層間絶縁膜の残部である所要の厚さ
の第２のＣＶＤ絶縁Ｍ５１を形成する。
この際、前記狭い開口幅を有する溝部５４＾は再び空洞
部５８となって残留し、この空洞部５８上の第２のＣＶ
Ｄ絶縁膜５７の表面には前記溝部５４Ｂの開口部に対応
する第１の楔状凹部５９が形成される。
部５８となって残留し、この空洞部５８上の第２のＣＶ
Ｄ絶縁膜５７の表面には前記溝部５４Ｂの開口部に対応
する第１の楔状凹部５９が形成される。
次いで、第４図（ｅ）に示すように、上記第２のＣＶＤ
絶縁膜５７ヨに、スパッタリング法により配線金属層を
形成し、通常のフォトリソグラフィ手段によりバターニ
ングを行って上層配線パターン６０を形成する。
絶縁膜５７ヨに、スパッタリング法により配線金属層を
形成し、通常のフォトリソグラフィ手段によりバターニ
ングを行って上層配線パターン６０を形成する。
［発明が解決しようとする課題〕
しかし上記従来の方法によると、第２図（ｄ）に示すよ
うに、層間絶縁膜を構成する第１のＣＶＤ絶縁膜５３と
第２のＣＶＤ絶縁膜５７が、例えば下層配線パターン５
２Ａと５２Ｂ間等の狭い間隙部に空洞部５８を内蔵する
ことにより層間絶縁膜の絶縁性が低下する。
うに、層間絶縁膜を構成する第１のＣＶＤ絶縁膜５３と
第２のＣＶＤ絶縁膜５７が、例えば下層配線パターン５
２Ａと５２Ｂ間等の狭い間隙部に空洞部５８を内蔵する
ことにより層間絶縁膜の絶縁性が低下する。
また上層配線パターン６０の形成面になる第２のＣＶＤ
絶縁膜５７の表面の、前記空洞部５８が形成される場所
の上部位置に第１の楔状凹部５９が形成されるために、
その上部にスパッタリング等のステップカバレージ性の
悪い方法で形成される上層配線パターン６０に、第１の
楔状凹部５９に対応して深い第２の楔状凹部６１が形成
されてその部分の配線の断面積が減少し、エレクトマイ
グレーションやストレスマイグレーションによる断線を
生じ易くなるという問題があった。
絶縁膜５７の表面の、前記空洞部５８が形成される場所
の上部位置に第１の楔状凹部５９が形成されるために、
その上部にスパッタリング等のステップカバレージ性の
悪い方法で形成される上層配線パターン６０に、第１の
楔状凹部５９に対応して深い第２の楔状凹部６１が形成
されてその部分の配線の断面積が減少し、エレクトマイ
グレーションやストレスマイグレーションによる断線を
生じ易くなるという問題があった。
そこで本発明は、微小な配線間隔で配設される配線を含
む配線形成面上に、急峻な凹部等のない平坦な表面を有
し、且つ空洞部の内蔵されない層間絶縁膜を形成するこ
とを目的とする。
む配線形成面上に、急峻な凹部等のない平坦な表面を有
し、且つ空洞部の内蔵されない層間絶縁膜を形成するこ
とを目的とする。
上記課題は、開口幅の異なる複数の溝部を有する基板の
上面を液相絶縁膜の塗布により平坦化するに際して、粘
度の異なる複数種類の液相絶縁膜を、粘度の低い物から
順次塗布し且つ固化する工程を含む本発明による半導体
装置の製造方法、若しくは、 下層の絶縁膜上に複数の下Ｎ＆！線パターンが幅の異な
る間隙部を介して配設された基体面上に表面が平坦化さ
れた層間絶縁膜を形成するに際して、該基体面上に、該
下層配線パターンの間隙部をその内面に沿って被覆する
厚さに第１の気相成長絶縁膜を被着する工程と、該第１
の気相成長絶縁膜が被着された基体上に、狭い幅の間隙
部内に流れ込みそれを満たす程度の低い粘度を有する第
１の液相絶縁膜を塗布し且つキュアー固化する工程と、
該第１の液相絶縁膜の固化層が被着された基体上に、広
い幅の間隙部のみに流れ込みそれを満たす程度の該第１
の液相絶縁膜より高粘度の第２の液相絶縁膜を塗布し且
つキュアー固化する工程と、該固化された第２の液相絶
縁膜と第１の液相絶縁膜を異方性ドライエツチング手段
により該下層配線パターン上の第１の気相成長絶縁膜の
上面が表出するまでエッチバックする工程と、該エツチ
ングバックの終わった面上に第２の気相成長絶縁膜を被
着する工程とを含む本発明による半導体装置の製造方法
によって解決される。
上面を液相絶縁膜の塗布により平坦化するに際して、粘
度の異なる複数種類の液相絶縁膜を、粘度の低い物から
順次塗布し且つ固化する工程を含む本発明による半導体
装置の製造方法、若しくは、 下層の絶縁膜上に複数の下Ｎ＆！線パターンが幅の異な
る間隙部を介して配設された基体面上に表面が平坦化さ
れた層間絶縁膜を形成するに際して、該基体面上に、該
下層配線パターンの間隙部をその内面に沿って被覆する
厚さに第１の気相成長絶縁膜を被着する工程と、該第１
の気相成長絶縁膜が被着された基体上に、狭い幅の間隙
部内に流れ込みそれを満たす程度の低い粘度を有する第
１の液相絶縁膜を塗布し且つキュアー固化する工程と、
該第１の液相絶縁膜の固化層が被着された基体上に、広
い幅の間隙部のみに流れ込みそれを満たす程度の該第１
の液相絶縁膜より高粘度の第２の液相絶縁膜を塗布し且
つキュアー固化する工程と、該固化された第２の液相絶
縁膜と第１の液相絶縁膜を異方性ドライエツチング手段
により該下層配線パターン上の第１の気相成長絶縁膜の
上面が表出するまでエッチバックする工程と、該エツチ
ングバックの終わった面上に第２の気相成長絶縁膜を被
着する工程とを含む本発明による半導体装置の製造方法
によって解決される。
液相絶縁膜を通常のスピンコード法等により基体上に塗
布した場合、低い粘度の液相絶縁膜は、狭い幅の溝部内
に容易に流入しそれを満たして残留するが、広い幅の溝
の場合はその内面に沿い且つ鋭利な角部を埋めて被着す
るのみで、広い幅の溝部的全体を満たすためには多数回
の塗布が必要になる。また高い粘度の液相絶縁膜は、狭
い幅の溝部内には流れ込まずにその上を覆って被着し溝
内に空洞を残留させるが、広い幅の溝内には容易に流れ
こみ、且つ一回の塗布で溝内をほぼ完全に満たすという
性質がある。
布した場合、低い粘度の液相絶縁膜は、狭い幅の溝部内
に容易に流入しそれを満たして残留するが、広い幅の溝
の場合はその内面に沿い且つ鋭利な角部を埋めて被着す
るのみで、広い幅の溝部的全体を満たすためには多数回
の塗布が必要になる。また高い粘度の液相絶縁膜は、狭
い幅の溝部内には流れ込まずにその上を覆って被着し溝
内に空洞を残留させるが、広い幅の溝内には容易に流れ
こみ、且つ一回の塗布で溝内をほぼ完全に満たすという
性質がある。
そこで本発明は、異なる間隔で配線が形成された下層配
線形成面上に被着された層間絶縁膜の−部である第１の
気相成長絶縁膜の表面に下層配線の間隙部の幅に対応し
て形成される狭い幅でアスペクト比の大きい第１の溝部
内及び広い幅でアスペクト比の小さい溝の尖鋭な角部を
、低粘度の液相絶縁膜をスピンコード等により塗布しキ
ュアーすることによって空洞部を残さないように埋めた
後、上記低粘度の液相絶縁膜で埋めきれない広い幅の溝
内を高粘度の液相絶縁膜の望ましくは１回のスピンコー
ド等の塗布・キュアーによって完全に埋める。
線形成面上に被着された層間絶縁膜の−部である第１の
気相成長絶縁膜の表面に下層配線の間隙部の幅に対応し
て形成される狭い幅でアスペクト比の大きい第１の溝部
内及び広い幅でアスペクト比の小さい溝の尖鋭な角部を
、低粘度の液相絶縁膜をスピンコード等により塗布しキ
ュアーすることによって空洞部を残さないように埋めた
後、上記低粘度の液相絶縁膜で埋めきれない広い幅の溝
内を高粘度の液相絶縁膜の望ましくは１回のスピンコー
ド等の塗布・キュアーによって完全に埋める。
これにより、溝部内のみに固化した液相絶縁膜を残すよ
うにエッチバックした面は、下層配線間の空洞部に起因
する楔状凹部は存在しない優れた平坦面となる。そこで
この面上に層間絶縁膜の残部として被着される第２の気
相成長絶縁膜の表面も楔状凹部の存在しない優れた平坦
面になるので、その上に形成される上層配線に欠陥を生
ずることがなくその信願性が保証される。
うにエッチバックした面は、下層配線間の空洞部に起因
する楔状凹部は存在しない優れた平坦面となる。そこで
この面上に層間絶縁膜の残部として被着される第２の気
相成長絶縁膜の表面も楔状凹部の存在しない優れた平坦
面になるので、その上に形成される上層配線に欠陥を生
ずることがなくその信願性が保証される。
また前記のように層間絶縁膜内に空洞部が存在しないの
で、配線間の高絶縁性が確保される。
で、配線間の高絶縁性が確保される。
以下本発明を、図示実施例により具体的に説明する。
第１図は本発明の方法の一実施例の工程断面図、第２図
は低粘度のスピンオングラス（Ｓ、Ｏ，Ｇ ）の−例で
ある０ＣＤｔｙｐｅ２の分子構造図、第３図は高粘度の
Ｓ、０．Ｇの一例である０ＣＤｔ、、１の分子構造図で
ある。
は低粘度のスピンオングラス（Ｓ、Ｏ，Ｇ ）の−例で
ある０ＣＤｔｙｐｅ２の分子構造図、第３図は高粘度の
Ｓ、０．Ｇの一例である０ＣＤｔ、、１の分子構造図で
ある。
第１図（ａ）参照
本発明の方法により半導体装置の多層配線構造を形成す
るに際しては、例えば、下層絶縁膜１上に０．５〜０．
６μｍ程度の狭い間隔ｄ、と１〜２ａｍ程度の広い間隔
ｄ２で幅１μｍ、高さ１μｍ程度の下層アルミニウム（
ＡＩ）配線２Ａ、２Ｂ、２Ｃが形成された基体上に、先
ず熱処理に際しての旧の突起を抑え且つ下層絶縁膜１表
面を介しての配線間リークを防止する機能を有し、層間
絶縁膜の一部になる厚さ０．１〜０．２ ｐｍ程度５ｉ
Ｏｚ、ＰＳＧ等の第１の気相成長絶縁膜３を形成する。
るに際しては、例えば、下層絶縁膜１上に０．５〜０．
６μｍ程度の狭い間隔ｄ、と１〜２ａｍ程度の広い間隔
ｄ２で幅１μｍ、高さ１μｍ程度の下層アルミニウム（
ＡＩ）配線２Ａ、２Ｂ、２Ｃが形成された基体上に、先
ず熱処理に際しての旧の突起を抑え且つ下層絶縁膜１表
面を介しての配線間リークを防止する機能を有し、層間
絶縁膜の一部になる厚さ０．１〜０．２ ｐｍ程度５ｉ
Ｏｚ、ＰＳＧ等の第１の気相成長絶縁膜３を形成する。
なおここで、狭い配線間隔部には０．１〜０．２μｍ程
度の狭い開口幅Ｗを有するアスペクト比の大きい第１の
溝４Ａが形成され、広い配線間隔部には０．８〜１．８
μｍ程度の広い開口幅り２を有するアスペクト比の小さ
い第２の溝４Ｂが形成される。
度の狭い開口幅Ｗを有するアスペクト比の大きい第１の
溝４Ａが形成され、広い配線間隔部には０．８〜１．８
μｍ程度の広い開口幅り２を有するアスペクト比の小さ
い第２の溝４Ｂが形成される。
第１図（ｂ）参照
次いで、上記基体上に通常のスピンコード法により低粘
度の第１の液相絶縁膜１０５を塗布する。
度の第１の液相絶縁膜１０５を塗布する。
この低粘度を有する第１の液相絶縁膜１０５には、例え
ば第２図に示すような分子構造を有し粘度が０．５〜２
．Ｏｃ、ｐ程度のＳ、０．Ｇである０ＣＤｔｙｐ−ｚ（
東京応化製）を用いる。なお、粘度調整用にはアルコー
ル系溶剤を用いる。
ば第２図に示すような分子構造を有し粘度が０．５〜２
．Ｏｃ、ｐ程度のＳ、０．Ｇである０ＣＤｔｙｐ−ｚ（
東京応化製）を用いる。なお、粘度調整用にはアルコー
ル系溶剤を用いる。
このスピンコードにより前記狭い開口幅１を有するアス
ペクト比の大な第１の溝４八は０ＣＤｉｙｐ、□によっ
て隙間なく満たされ、第１の気相成長絶縁膜３の上面及
法い開口幅−２を有するアスペクト比の小さい第２の溝
４Ｂの内面には０．１μｍ以下程度に薄く第１の液相絶
縁膜１０５が被着され、且つ第２の溝４Ｂの底部の尖鋭
な角部４ＢＢには０．２〜０．３μｍ程度にめに第１の
気相成長絶縁膜３溜まって被着される。
ペクト比の大な第１の溝４八は０ＣＤｉｙｐ、□によっ
て隙間なく満たされ、第１の気相成長絶縁膜３の上面及
法い開口幅−２を有するアスペクト比の小さい第２の溝
４Ｂの内面には０．１μｍ以下程度に薄く第１の液相絶
縁膜１０５が被着され、且つ第２の溝４Ｂの底部の尖鋭
な角部４ＢＢには０．２〜０．３μｍ程度にめに第１の
気相成長絶縁膜３溜まって被着される。
第１図（Ｃ）参照
次いで上記基体を窒素（Ｎ２）中において、２５０〜３
００°Ｃ程度の温度で３０分程度加熱し、上記第１の液
相絶縁膜１０５をキュアーする。このキュアーにより前
記０ＣＤｃｙｐ＝ｚは脱水縮合して第１の酸化シリコン
（ＳｉＯ＋５ｉＯｚ）膜５となる。
００°Ｃ程度の温度で３０分程度加熱し、上記第１の液
相絶縁膜１０５をキュアーする。このキュアーにより前
記０ＣＤｃｙｐ＝ｚは脱水縮合して第１の酸化シリコン
（ＳｉＯ＋５ｉＯｚ）膜５となる。
第１図（ｄ）参照
次いで、上記基体上通常のスピンコード法により高粘度
９第２０液相絶縁膜１０６を塗布する。この高粘度を有
する第２の液相絶縁膜１０６には、例えば第３図に示す
ような分子構造を有し、粘度が２．０〜５．０ 、ｃ、
ｐ程度のＳ、０．Ｇである０ＣＤｔｙｐ、ｔ（東京応化
製）を用いる。なお、粘度調整用にはアルコール系溶剤
を用いる。
９第２０液相絶縁膜１０６を塗布する。この高粘度を有
する第２の液相絶縁膜１０６には、例えば第３図に示す
ような分子構造を有し、粘度が２．０〜５．０ 、ｃ、
ｐ程度のＳ、０．Ｇである０ＣＤｔｙｐ、ｔ（東京応化
製）を用いる。なお、粘度調整用にはアルコール系溶剤
を用いる。
このスピンコードにより前記広い開口幅−２を有するア
スペクト比の小さな第２の溝４Ａは、第２の液相絶縁膜
１０６であるＯＣＤｔｙ−ｗによって隙間なく満たされ
、且つ基体上部に厚さ０．５〜１μｍ程度の第２の液相
絶縁膜１０６が形成される。
スペクト比の小さな第２の溝４Ａは、第２の液相絶縁膜
１０６であるＯＣＤｔｙ−ｗによって隙間なく満たされ
、且つ基体上部に厚さ０．５〜１μｍ程度の第２の液相
絶縁膜１０６が形成される。
第１図（ｅ）参照
次いで上記基板をＮ２中で２５０〜３００ ”Ｃ程度の
温度で３０分程度加熱し、第２の液相絶縁膜１０６をキ
ュアーしてこれを脱水縮合により第２の酸化シリコン（
ＳｉＯ＋ＳｉＯ□）膜６に変化せしめる。
温度で３０分程度加熱し、第２の液相絶縁膜１０６をキ
ュアーしてこれを脱水縮合により第２の酸化シリコン（
ＳｉＯ＋ＳｉＯ□）膜６に変化せしめる。
第１図（ｆ）参照
次いで、例えば３弗化メタンを用いるリアクティブイオ
ンエツチング（ＲＩＥ）処理により上記第２の酸化シリ
コン膜６及び第１の酸化シリコン膜５を下層配線パター
ン上の第１の気相成長絶縁膜３の上面が表出するまでエ
ッチバックする。このエッチバック面は、狭い配線間隔
部に形成された前記狭い幅の第１の溝４＾内が第１の酸
化シリコン膜５で完全に埋められているので、この部分
の上部表面にも楔状の凹部は形成されず、凹凸のない優
れた平坦面になる。
ンエツチング（ＲＩＥ）処理により上記第２の酸化シリ
コン膜６及び第１の酸化シリコン膜５を下層配線パター
ン上の第１の気相成長絶縁膜３の上面が表出するまでエ
ッチバックする。このエッチバック面は、狭い配線間隔
部に形成された前記狭い幅の第１の溝４＾内が第１の酸
化シリコン膜５で完全に埋められているので、この部分
の上部表面にも楔状の凹部は形成されず、凹凸のない優
れた平坦面になる。
第１図（匂参照
次いで、上記エッチバック面上に層間絶縁膜の残部であ
る厚さ０．６μｍ程度のＳｉＯ□或いはＰＳＧよりなる
第２の気相成長絶縁膜７を形成する。なお第２の気相成
長絶縁膜７もエッチバック面にならって凹凸のない優れ
た平坦面になる。
る厚さ０．６μｍ程度のＳｉＯ□或いはＰＳＧよりなる
第２の気相成長絶縁膜７を形成する。なお第２の気相成
長絶縁膜７もエッチバック面にならって凹凸のない優れ
た平坦面になる。
第１図（ハ）参照
次いで、前記第１の気相成長絶縁膜３、第１の酸化シリ
コン膜５、第２の酸化シリコン膜６及び表層の第２の気
相成長絶縁膜７で構成されている層間絶縁膜上に配線材
料層として、例えば厚さ１μｍ程度のＡ１層をスパッタ
リングにより形成し、通常のフォトリソグラフィ手段に
よりパターニングを行って、例えば幅２μｍ、厚さ１μ
ｍ程度の上層ＡＩ配線８を形成し、本発明による多層配
線構造は完成する。なお前述のように、配線形成面であ
る第２の気相成長絶縁膜７の表面は凹凸のない優れた平
坦面に形成されているので、上記上層Ａ１配線８に断面
積を減少せしめるような変形を生ずることはなく、配線
の高信頼性が確保される。
コン膜５、第２の酸化シリコン膜６及び表層の第２の気
相成長絶縁膜７で構成されている層間絶縁膜上に配線材
料層として、例えば厚さ１μｍ程度のＡ１層をスパッタ
リングにより形成し、通常のフォトリソグラフィ手段に
よりパターニングを行って、例えば幅２μｍ、厚さ１μ
ｍ程度の上層ＡＩ配線８を形成し、本発明による多層配
線構造は完成する。なお前述のように、配線形成面であ
る第２の気相成長絶縁膜７の表面は凹凸のない優れた平
坦面に形成されているので、上記上層Ａ１配線８に断面
積を減少せしめるような変形を生ずることはなく、配線
の高信頼性が確保される。
上記実施例においては、第１の液相絶縁膜のスピンコー
ド・キュアーの工程、及び第２の液相絶縁膜のスピンコ
ード・キュアーの工程を各１回しか行っていないが、充
填が不充分の場合は上記工程を複数回繰り返すことが望
ましい。
ド・キュアーの工程、及び第２の液相絶縁膜のスピンコ
ード・キュアーの工程を各１回しか行っていないが、充
填が不充分の場合は上記工程を複数回繰り返すことが望
ましい。
また、液相絶縁膜にばＳ、Ｏ，Ｃ１を用いたが、これは
Ｓ、Ｏ，Ｇに限られるものではなく、ポリイミド等の耐
熱性を有する有機系絶縁膜も用いられる。
Ｓ、Ｏ，Ｇに限られるものではなく、ポリイミド等の耐
熱性を有する有機系絶縁膜も用いられる。
更にまた、液相絶縁膜に３種類以上の粘度の異なるもの
を用い、スピンコード・キュアーの工程をそれに伴って
３回以上行ってもよい。
を用い、スピンコード・キュアーの工程をそれに伴って
３回以上行ってもよい。
なお塗布方法はスピンコード法に限られない。
以上説明のように、本発明によれば多層配線構造におけ
る上層配線の断面積を減少せしめるような変形は防止さ
れるので、配線の信鯨性は向上する。
る上層配線の断面積を減少せしめるような変形は防止さ
れるので、配線の信鯨性は向上する。
従って本発明は、多層配線化されるＬＳＩ等の大規模・
高集積度半導体装置の信顧性向上に有効である。
高集積度半導体装置の信顧性向上に有効である。
断面図、
第２図は低粘度を有するＳ、０．Ｇの一例である０ＣＤ
ｔｙｐ＊ｔの分子構造図、 第３図は高粘度を有するＳ、Ｏ，Ｇの一例である０ＣＤ
ｔｙｐｅ？の分子構造図、 第４図（ａ）〜（ｅ）は従来方法の工程断面図である。
ｔｙｐ＊ｔの分子構造図、 第３図は高粘度を有するＳ、Ｏ，Ｇの一例である０ＣＤ
ｔｙｐｅ？の分子構造図、 第４図（ａ）〜（ｅ）は従来方法の工程断面図である。
図において、
ｌは下層絶縁膜、
２＾、２Ｂ、 ２Ｃは下層ＡＩ配線、
３は第１の気相成長絶縁膜、
４Ａは開口幅の狭い第１の溝、
４Ｂは開口幅の広い第２の溝、
４８Ｂは尖鋭な角部、
５は第１の酸化シリコン膜、
第１図（ａ）〜（ハ）は本発明の方法の一実施例の工程
８は上層ＡＩ配線、 １０５は第１の液相絶縁膜、 は第２の液相絶縁膜 を示す。 木全明り方５太ｎ−実絶合１ｎ工ｔＩ町面図第 Ｉ
Ｉ！］（￥９２） ゝパ−■− ７４憂憤艷ロ月ｎ方矢ξθ−実太巳◇りのニー木ｔぼａ
面図第 １ 図（ぞの１） １？＝ ＣＮ３ ＣｚＨデ ＱＣ，Ｄｒ戸２の分蛋＃道図 第 ２ 図 Ｋ１ＣＨ３，Ｃ２Ｈ５ ０ＣＤｔ１ｙｅ７’分チ構造図 第 ラ 図
８は上層ＡＩ配線、 １０５は第１の液相絶縁膜、 は第２の液相絶縁膜 を示す。 木全明り方５太ｎ−実絶合１ｎ工ｔＩ町面図第 Ｉ
Ｉ！］（￥９２） ゝパ−■− ７４憂憤艷ロ月ｎ方矢ξθ−実太巳◇りのニー木ｔぼａ
面図第 １ 図（ぞの１） １？＝ ＣＮ３ ＣｚＨデ ＱＣ，Ｄｒ戸２の分蛋＃道図 第 ２ 図 Ｋ１ＣＨ３，Ｃ２Ｈ５ ０ＣＤｔ１ｙｅ７’分チ構造図 第 ラ 図
Claims (2)
- （１）開口幅の異なる複数の溝部を有する基板の上面を
液相絶縁膜の塗布により平坦化するに際して、 粘度の異なる複数種類の液相絶縁膜を、粘度の低い物か
ら順次塗布し且つ固化する工程を含むことを特徴とする
半導体装置の製造方法。 - （２）下層の絶縁膜上に複数の下層配線パターンが、異
なる幅の間隙部を介して配設された基体面上に、表面が
平坦化された層間絶縁膜を形成するに際して、 該基体面上に、該下層配線パターンの間隙部をその内面
に沿って被覆する厚さに第１の気相成長絶縁膜を被着す
る工程と、 該第１の気相成長絶縁膜が被着された基体上に、開口幅
の狭い間隙部内に流れ込みそれを満たす程度の低い粘度
を有する第１の液相絶縁膜を塗布し且つキュアー固化す
る工程と、 該第１の液相絶縁膜の固化層が被着された基体上に、開
口幅の広い間隙部のみに流れ込みそれを満たす程度の該
第１の液相絶縁膜より高粘度の第２の液相絶縁膜を塗布
し且つキュアー固化する工程と、 該固化された第２の液相絶縁膜と第１の液相絶縁膜を異
方性ドライエッチング手段により該下層配線パターン上
の第１の気相成長絶縁膜の上面が表出するまでエッチバ
ックする工程と、 該エッチングバックの終わった面上に第２の気相成長絶
縁膜を被着する工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP811089A JPH02188945A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP811089A JPH02188945A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02188945A true JPH02188945A (ja) | 1990-07-25 |
Family
ID=11684156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP811089A Pending JPH02188945A (ja) | 1989-01-17 | 1989-01-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02188945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04317373A (ja) * | 1991-04-16 | 1992-11-09 | Semiconductor Energy Lab Co Ltd | 密着型イメージセンサ |
| WO2003066238A1 (fr) * | 2002-02-07 | 2003-08-14 | Tokyo Electron Limited | Appareil d'enduction et procede afferent |
-
1989
- 1989-01-17 JP JP811089A patent/JPH02188945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04317373A (ja) * | 1991-04-16 | 1992-11-09 | Semiconductor Energy Lab Co Ltd | 密着型イメージセンサ |
| WO2003066238A1 (fr) * | 2002-02-07 | 2003-08-14 | Tokyo Electron Limited | Appareil d'enduction et procede afferent |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| EP0154419A2 (en) | Process for producing an interconnection structure of a semiconductor device | |
| JPH07201997A (ja) | 集積回路及びその製造方法 | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH02188945A (ja) | 半導体装置の製造方法 | |
| JPH0410222B2 (ja) | ||
| JP2001097787A (ja) | 平坦化膜の形成方法、セラミック基板、および電子部品 | |
| KR100451506B1 (ko) | 오버레이 마크의 구조 및 형성 방법 | |
| KR100230386B1 (ko) | 금속 층간절연막 형성방법 | |
| JPH0786284A (ja) | 半導体装置及びその製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH02284447A (ja) | 半導体装置の製造方法 | |
| KR100246780B1 (ko) | 반도체 소자의 스핀 온 글라스막 형성 방법 | |
| JPS61154148A (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPH04287327A (ja) | 半導体装置及びその製造方法 | |
| JPS5831558A (ja) | 半導体装置の製造方法 | |
| JPH079939B2 (ja) | 多層配線の形成方法 | |
| JPS61148837A (ja) | 配線形成方法 | |
| JPS62291947A (ja) | 半導体装置の製造方法 | |
| JPH0794509A (ja) | 半導体素子及びその製造方法 | |
| JPH03196629A (ja) | 半導体装置の製造方法 | |
| JPH0346232A (ja) | 半導体装置およびその製造方法 |