JPH02284447A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法に係り、特に多層配線
構造における層間絶縁膜の形成方法に関するものである
。

（従来の技術） 従来、多層配線構造における層間絶縁膜としては公知の
ＣＶＤ技術による絶縁膜（ＳｉＯ□膜、　ＰＳＧ膜）を
使用しているが、多層配線での段差形状を考えて眉間絶
縁膜の平坦化が行われており、その結果として層間絶縁
膜構成は複雑になっている。

公知の層間絶縁膜平坦化技術として代表的なものは、Ｓ
ＯＧ中塗り法、エッチハックによる平坦化法がある。

第１図はＳＯＧ中塗り法を採用した半導体装置の一例を
示す。この図において、１は半導体基板、２は絶縁膜で
あり、その上に第１層メタル配ｖＡ３を形成した後、層
間絶縁膜の下層膜４を形成する。

その後、下層膜４上に層間絶縁膜の中間層としてＳＯＧ
塗布膜（スピンオンガラス膜）５を形成し、表面を平坦
化する。その後、このＳＯＧ塗布膜５上に層間絶縁膜の
上層膜６を形成した後、その上に第２Ｎメタル配線７を
形成する。

第２図はエッチバックによる平坦化法を採用した半導体
装置の一例を示す。この図において、１１は半導体基板
、１２は絶縁膜であり、その上に第１層メタル配線１３
を形成した後、層間絶縁膜の下層膜１４を形成する。そ
の後、図示していないが、下層膜１４上にレジストを塗
布した上で、そのレジストと下層膜Ｉ４とでエツチング
速度が同一になる条件でレジストがすべて除去されるま
で全面エッチハックを施し、図のように下層膜１４の平
坦化を図る。その後、下層膜１４上に層間絶縁膜の上層
膜１５を形成し、その」二に第２層メタル配線１６を形
成する。

以上の説明から明らかなように、ＳＯＧ中塗り法では層
間絶縁膜は３層構造、エッヂハックによる平坦化法では
２層構造となり、いずれの場合にも上層膜と下層膜を有
する。

この上層膜と下層膜には、一方がＰＳＧ膜、他方が３４
０□膜というようにＰＳＧ膜とＳｉＯ□膜の組合わせ、
あるいは上層膜と下層膜の両方にＰＳＧ膜または５ｉＯ
ｚ膜のいずれか一方を使用している。

（発明が解決しようとする課題） しかるに、眉間絶縁膜の上層膜と下層膜が上記のような
膜構成の場合には、メタル配線での欠損の発生、眉間絶
縁膜に対するボッＩ・キャリア注入によるトランジスタ
寿命の劣化のどちらか一方が、あるいは両方が同時に起
こるという問題がある。

この問題点について従来例を種々実験した結果を下記表
１に示す。

表　　　１ ここで、ＰＳＧ膜は公知の常圧ＣＶＤ膜であり、Ｐ−３
ｉ０２膜ば公知のプラズマＣＶＤ膜である。膜厚はそれ
ぞれでのトータル膜厚が同一になるように設定しており
、表１では約８０００人である。メタル配線は第１層、
第２層ともにＡｌ−５ｉ配線（５０００人）である。ト
ランジスタの寿命ばＶｄ＝８Ｖ、Ｖ。

＝４ｖでのｇｍの１０％劣化で求めている。メタル配線
の欠損は、×印が配線の１７３以上の欠損を示し、Δ印
が１７３未満の欠損を示している。

この表１から分ることは、第１Ｎメタル配線の欠損は下
層膜がＰＳＧ膜であれば発生しないし、第２層メタル配
線の欠損は上層膜がＰ　−５ｉＯ□膜であれば発生しな
いし、トランジスタ寿命の劣化は下層膜と上層膜がＰ−
３ｉＯ□膜であれば起こらないということである。しか
るに、従来技術の膜構成では、これらのすべてを満足す
ることはできない。

この発明は上記の点に鑑みなされたもので、層間絶縁膜
による配線の欠損とトランジスタ寿命の劣化のすべてを
解決できる半導体装置の製造方法を提供することを目的
とする。

（課題を解決するための手段） この発明は、半導体装置の製造方法、特に多層配線構造
での眉間絶縁膜形成方法において、積層構造層間絶縁膜
の下層膜として引張り応力のプラズマＣＶＤ　５ｉＯｚ
膜を形成し、同絶縁膜の」二層膜として圧縮応力のプラ
ズマＣＶＤ　ＳｉＯ□膜を形成するものである。

（作　用） ＰＳＧ膜は、引張り応力である。この発明において、下
層膜として引張り応力のプラズマＣＶＤ５ｉＯｚ膜を形
成すれば、応力的には下層膜としてＰＳＧ膜を形成した
場合と同等になり、下層配線の欠損を防止できることは
表１から明らかである。

一方、上層膜として、通常圧縮応力のプラズマＣＶＤ　
５ｉＯｚ膜を形成すれば、」二層配線の欠損を防止でき
ることは表１から明らかである。また、」二層膜と下層
膜の両方をプラズマＣＶＤ　ＳｉＯ□膜で形成すれば、
ホットキャリア注入による１−ランジスタ寿命の劣化を
防止できることは表１から明らかである。

なお、プラズマＣＶＤ　ＳｉＯ□膜は通常前述のように
圧縮応力であるが、例えばＳ　１ｔｌ　４ガスとＮ２０
ガスを用いてプラズマＣＶＤ　５ｉｎ２膜を形成する場
合、−例としてＳ　ｉ　Ｈａ／Ｎ　ｚ　Ｏ流量比を変え
ることにより引張り応ノｊとすることができる。すなわ
ち、通常Ｓ　ｉ　１１　ｔ　／　Ｎ　２０流量比が０１
０６未満で圧縮応力の膜が形成されるが、流量比を０．
０６〜０．２０程度とすることにより引張り応力の膜が
形成される。

（実施例） 以下この発明の一実施例を説明する。この発明の一実施
例で製造される半導体装置の構造は第１図と同一である
。そこで、この第１図を再度用いてこの発明の一実施例
を説明することとする。

第１図において、１は半導体基板、２はその表面の絶縁
膜であり、この絶縁膜２上に第１層メタル配線３を形成
した後、層間絶縁膜の下層膜４を形成する。ここで、層
間絶縁膜の下層膜４としては、プラズマＣＶＤ技術を用
いて引張り応力のプラグ７ＣＶＤ　ＳｉＯｚ膜（以下Ｐ
−３ｉｎ２膜と記す）を形成する。

通常、プラズマＣＶＤ技術によるＰ　−３ｉＯ□膜は圧
縮応力膜である。したがって、ＣＶＤ条件の変更により
引張り応力膜を形成する。例えばＳ　ｉ　１１４ガスと
Ｎ２０ガスを用いてＰ−８ｉＯ２膜を形成する場合では
、−例として５ｉ１１４／ＮｚＯ流量比を０．０６〜０
．２０程度の範囲で変えることにより、必要な引張り応
力値（例えばＩ　Ｘ　１０９ｄｙｎ　／　ｃＪ　）のＰ
　　Ｓ　ｉ　Ｏｚ膜を形成する。この時、ＣＶＤの他の
条件としては、ＲＦパワー３００Ｗ程度、圧力３００　
ｍＴｏｒｒ程度、ＣＶＤ温度温度３御０〜４００ ｐ−５ｉ０２膜の膜厚は、ＳＯＣ中塗り法に適した厚さ
とする。

このようにして引張り応力のＰ　　５ｉＯｚ膜（下層膜
４）を形成したら、次にその上に眉間絶縁膜の中間層と
してＳＯＧ塗布膜５を形成し、表面を平坦とする。その
後、その上に層間絶縁膜の上層膜６を形成する。この上
層膜６としては、通常のプラズマＣＶＤ技術（Ｓｉｔ１
４／　Ｎ２０流量比０．０６未満、他の条件は下層膜４
形成時と同し）により、圧縮応力（応力値は下層膜４と
同じで例えば１×１０９ｄｙｎ／ｃＪ）のプラズマＣＶ
Ｄ　ＳｉＯ□膜を形成する。その後、その上に第２層メ
タル配線７を形成する。

なお、この一実施例は、ＳＯＧ中塗り法で平坦化層間絶
縁膜を形成する場合であるが、第２図のエッチハック法
で層間絶縁膜の平坦化を図る場合にも同様にして下層膜
として引張り応力のプラズマＣＶＤ　５ｉｎ２膜、上層
膜として圧縮応力のプラズマＣＶＤ　５ｉＯｚ膜を形成
することができる。

（発明の効果） 以上詳細に説明したように、この発明によれば、積層構
造層間絶縁膜の下層膜として引張り応力のプラズマＣＶ
Ｄ　ＳｉＯ□膜を形成したので、下層配線の欠損を防止
でき、また上層膜としては圧縮応力のプラズマＣＶＤ　
ＳｉＯ□膜を形成したので上層配線の欠損も防止でき、
さらに上層膜と下層膜の両方が５ｉ０２膜であるから、
ポットキャリア注入による１−ランジスタ寿命の劣化を
防くことができる。このように、この発明は、配線とト
ランジスタの信頼性を格段に向上させることができる。

【図面の簡単な説明】

第１図はＳＯＧ中塗り法による層間絶縁膜平坦化技術を
採用した半導体装置を示す断面図、第２図はエッチハッ
クによる平坦化技術を採用した半導体装置を示す断面図
である。 １、１１・・・半導体基板、３．１３・・・第１層メタ
ル配線、４，１４・・・下層膜、６．１５・・・上層膜
、７、１６・・・第２層メタル配線。 ４稗蟇析５ ７　：　第２　層メづｌ）し■口１会魯しＳＯＧ中Ｗ　
１，１　＋ｐ化＋−ｓｂ＊＃第 図 １１：手１１本基本反 エツナバッフ干担イヒ〉天）二λ◇衰面第２図

Claims (1)

【特許請求の範囲】
1. 半導体基板上に下層配線を形成し、その上に層間絶縁膜
   を形成し、その上に上層配線を形成するようにした半導
   体装置の製造方法において、積層構造層間絶縁膜の下層
   膜として引張り応力のプラズマＣＶＤＳｉＯ＿２膜を形
   成し、同絶縁膜の上層膜として圧縮応力のプラズマＣＶ
   ＤＳｉＯ＿２膜を形成することを特徴とする半導体装置
   の製造方法。