JPH03293728A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03293728A JPH03293728A JP2095862A JP9586290A JPH03293728A JP H03293728 A JPH03293728 A JP H03293728A JP 2095862 A JP2095862 A JP 2095862A JP 9586290 A JP9586290 A JP 9586290A JP H03293728 A JPH03293728 A JP H03293728A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- unconnected
- lower layer
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は多層配線を有する半導体装置に関する。
従来の半導体装置においては、以下のような方法で形成
される。すなわち、第３図（ａ）、■に示すようにシリ
コン基板１上に必要素子を形成した後、この素子を接続
する第１の金属配線、例えばアルミニウム配線３を０．
５Ｐ程度の厚さで配線として必要な分だけ形成する。次
に、配線間絶縁膜として例えば酸化膜５を５０００人程
度成長させた後、平坦化を行うため、塗布膜６を３００
０人程度全面に塗布し、異方性エツチングにより選択的
に残した後、再び例えば酸化膜７を５０００ Ａ程度成
長させる。
される。すなわち、第３図（ａ）、■に示すようにシリ
コン基板１上に必要素子を形成した後、この素子を接続
する第１の金属配線、例えばアルミニウム配線３を０．
５Ｐ程度の厚さで配線として必要な分だけ形成する。次
に、配線間絶縁膜として例えば酸化膜５を５０００人程
度成長させた後、平坦化を行うため、塗布膜６を３００
０人程度全面に塗布し、異方性エツチングにより選択的
に残した後、再び例えば酸化膜７を５０００ Ａ程度成
長させる。
次に、前記第１のアルミニウム配線３と接続するための
スルーホール８を開孔した後、第２の金属配線、例えば
アルミニウム配線９を１μ程度の厚さで形成する。図中
、２は酸化膜である。
スルーホール８を開孔した後、第２の金属配線、例えば
アルミニウム配線９を１μ程度の厚さで形成する。図中
、２は酸化膜である。
〔発明が解決しようとする課厘１
前述した従来の半導体装置では、下層配線である第１ア
ルミニウム配線３は、配線として必要な分だけ形成され
ており、その間隔は最小間隔１．５１１程度から数十μ
までまばらである。
ルミニウム配線３は、配線として必要な分だけ形成され
ており、その間隔は最小間隔１．５１１程度から数十μ
までまばらである。
一般に、多層配線を行う場合、下層配線の間隔が広いと
、例えば′塗布膜６で平坦化を行っ７ど場合でも、第３
図（ａ）、（ｂ）に示すように、完全な平坦化ができず
、第２アルミニウム配線９のステップカバレッジに影響
を与える。
、例えば′塗布膜６で平坦化を行っ７ど場合でも、第３
図（ａ）、（ｂ）に示すように、完全な平坦化ができず
、第２アルミニウム配線９のステップカバレッジに影響
を与える。
本発明の目的は前記課題を解決した半導体装置を提供す
ることにある。
ることにある。
前記目的を達成するため、本発明に係る半導体装置にお
いては、下層配線と上層配線との組合せからなる多層配
線構造の半導体装置であって、下層配線は、不規則な隙
間箇所に未接続配線を形成し、その上面に形成される配
線層間絶縁膜を平坦化させたものであり、 上層配線は、前記平坦化された配線層間絶縁膜上に形成
されたものである。
いては、下層配線と上層配線との組合せからなる多層配
線構造の半導体装置であって、下層配線は、不規則な隙
間箇所に未接続配線を形成し、その上面に形成される配
線層間絶縁膜を平坦化させたものであり、 上層配線は、前記平坦化された配線層間絶縁膜上に形成
されたものである。
〔実施例］
以下、本発明の一実施例を図により説明する。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ハ）は第１図（ａ）のＡ−Ａ ’線断面図である。
（ハ）は第１図（ａ）のＡ−Ａ ’線断面図である。
図において、シリコン基板ｌ上に必要素子が形成され、
素子を接線する被接続第１アルミニウム配線（下層配線
）３．第２アルミニウム配線（上層配線）９が多層構造
に積層形成される。
素子を接線する被接続第１アルミニウム配線（下層配線
）３．第２アルミニウム配線（上層配線）９が多層構造
に積層形成される。
本発明は多層配線のうち下層配線３．３・・・相互間の
不規則な隙間箇所に同一高さの未接続の配線４を形成さ
せて隣接する下層配線３，３相互間の不規則な間隔を狭
ばめることにより、下層配線３，３上に渡って形成され
る配線層間絶縁膜５を平坦化させ、その平坦化された配
線層間絶縁膜５上に上層配線９を積層形成したものであ
る。２は酸化膜である。
不規則な隙間箇所に同一高さの未接続の配線４を形成さ
せて隣接する下層配線３，３相互間の不規則な間隔を狭
ばめることにより、下層配線３，３上に渡って形成され
る配線層間絶縁膜５を平坦化させ、その平坦化された配
線層間絶縁膜５上に上層配線９を積層形成したものであ
る。２は酸化膜である。
次に半導体装置の形成方法について説明する。
シリコン基板ｌ上に必要素子を形成した後、この素子と
接続する第１の金属配線、例えばアルミニウム配線３を
０．５μ程度の厚さで形成する。このとき、本来配線と
して必要な分易外の配線３，３間の不規則な隙間箇所に
も未接続のアルミニウム配線４を同時に設け、下層配線
となるアルミニウム配線３，４の間隔が一様に、例えば
１．５１１程度に狭くなるように形成する。前記未接続
アルミニウム配線４は、配線ピッチに沿って形成するの
が好ましい。
接続する第１の金属配線、例えばアルミニウム配線３を
０．５μ程度の厚さで形成する。このとき、本来配線と
して必要な分易外の配線３，３間の不規則な隙間箇所に
も未接続のアルミニウム配線４を同時に設け、下層配線
となるアルミニウム配線３，４の間隔が一様に、例えば
１．５１１程度に狭くなるように形成する。前記未接続
アルミニウム配線４は、配線ピッチに沿って形成するの
が好ましい。
次に下層配線３，４上に配線層間絶縁膜として酸化膜５
を形成し塗布膜６を塗布し、次にスルーホール８を開孔
した後、上層配線である第２アルミニウム配線９を厚さ
１．０μ程度で形成する。
を形成し塗布膜６を塗布し、次にスルーホール８を開孔
した後、上層配線である第２アルミニウム配線９を厚さ
１．０μ程度で形成する。
前述した実施例で述べたように未接続のアルミニウム配
線４は、例えば、自動配置配線等を行う場合は、配線ピ
ッチに沿って設け、また、接続された配線３と同一幅で
形成するのが好ましいが、第２図に示すように、未接続
配線４を設けるべき幅が配線ピッチの２つ以上分に相当
する場合には、幅の広い未接続配線４を用いても良い。
線４は、例えば、自動配置配線等を行う場合は、配線ピ
ッチに沿って設け、また、接続された配線３と同一幅で
形成するのが好ましいが、第２図に示すように、未接続
配線４を設けるべき幅が配線ピッチの２つ以上分に相当
する場合には、幅の広い未接続配線４を用いても良い。
また、配線層間絶縁膜の形成方法に関しては、前述した
実施例に限られるものではなく、塗布膜６を用いずに単
層膜による形成を行っても良い。
実施例に限られるものではなく、塗布膜６を用いずに単
層膜による形成を行っても良い。
〔発明の効果］
以上説明したように本発明では、配線として用いない未
接続の金属線を、配線として用いる金属線の間に設ける
ことにより、下層配線となる金属線のすき間を狭くし、
その結果その上に形成される配線層間絶縁膜の平坦化を
十分行うことが可能となる。すなわち、狭いすき間の場
合、塗布膜を用いれば完全に埋め込むことが可能となり
、また、塗布膜を用いなくても、単層の絶縁膜の厚さを
厚くすることで同様に埋め込める。その結果として、完
全な平坦性が得られるわけである。
接続の金属線を、配線として用いる金属線の間に設ける
ことにより、下層配線となる金属線のすき間を狭くし、
その結果その上に形成される配線層間絶縁膜の平坦化を
十分行うことが可能となる。すなわち、狭いすき間の場
合、塗布膜を用いれば完全に埋め込むことが可能となり
、また、塗布膜を用いなくても、単層の絶縁膜の厚さを
厚くすることで同様に埋め込める。その結果として、完
全な平坦性が得られるわけである。
第１図（ａ）は本発明の一実施例を示す平面図、第１図
（ロ）は第１図（ａ）のＡ−Ａ ′線断面図、第２図は
本発明の別の実施例を示す平面図、第３図（ａ）は従来
例を示す平面図、第３図■は第３図（ａ）のＢ−Ｂ′線
断面図である。 １・・シリコン基板 ２．５．７・・・酸化膜
３．４．９・・・アルミニウム配線 ６・・・塗布膜８
・・・スルーホール
（ロ）は第１図（ａ）のＡ−Ａ ′線断面図、第２図は
本発明の別の実施例を示す平面図、第３図（ａ）は従来
例を示す平面図、第３図■は第３図（ａ）のＢ−Ｂ′線
断面図である。 １・・シリコン基板 ２．５．７・・・酸化膜
３．４．９・・・アルミニウム配線 ６・・・塗布膜８
・・・スルーホール
Claims (1)
- （１）下層配線と上層配線との組合せからなる多層配線
構造の半導体装置であって、 下層配線は、不規則な隙間箇所に未接続配線を形成し、
その上面に形成される配線層間絶縁膜を平坦化させたも
のであり、 上層配線は、前記平坦化された配線層間絶縁膜上に形成
されたものであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095862A JPH03293728A (ja) | 1990-04-11 | 1990-04-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095862A JPH03293728A (ja) | 1990-04-11 | 1990-04-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03293728A true JPH03293728A (ja) | 1991-12-25 |
Family
ID=14149172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2095862A Pending JPH03293728A (ja) | 1990-04-11 | 1990-04-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03293728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JP2009044080A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
1990
- 1990-04-11 JP JP2095862A patent/JPH03293728A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JP2009044080A (ja) * | 2007-08-10 | 2009-02-26 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01280337A (ja) | 半導体集積回路装置 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPH0629401A (ja) | 半導体素子およびその製造方法 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2705556B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPS61152038A (ja) | 多層配線 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04348526A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH0322431A (ja) | 半導体集積回路 | |
| JPS61114559A (ja) | 半導体装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH05267295A (ja) | 半導体装置 | |
| JPH0682657B2 (ja) | 半導体装置の製造方法 | |
| JPS63204744A (ja) | 半導体装置の配線構造 |