JPH0218950A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0218950A JPH0218950A JP16965488A JP16965488A JPH0218950A JP H0218950 A JPH0218950 A JP H0218950A JP 16965488 A JP16965488 A JP 16965488A JP 16965488 A JP16965488 A JP 16965488A JP H0218950 A JPH0218950 A JP H0218950A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- interlayer insulating
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置及びその製造方法に関するものであ
る。
る。
（従来の技術）
半導体集積回路において、配線形成のためのメタライゼ
ーション技術は非常に重要な位置を占めている。特に近
年におけるデバイス部品の高密度集積化に伴い、配線幅
もミクロンオーダからサブミクロンオーダへと移行しつ
つある。さらにパターン設計上の自由度を向上させるた
めに、配線層も二層、三層以上に積層されるようになっ
ている。
ーション技術は非常に重要な位置を占めている。特に近
年におけるデバイス部品の高密度集積化に伴い、配線幅
もミクロンオーダからサブミクロンオーダへと移行しつ
つある。さらにパターン設計上の自由度を向上させるた
めに、配線層も二層、三層以上に積層されるようになっ
ている。
従来の半導体装置及びその製造方法について、その工程
別断面図である第３図を用いて説明する。
別断面図である第３図を用いて説明する。
まず第３図（ａ）に示されるように、ｐ型半導体基板１
の表面の所定位置にｎ 型拡散層２を形成した後、その
全面にＣＶＤ法によりシリコン酸化膜３を堆積する。こ
のシリコン酸化膜３の表面全体にＢＰＳＧ膜４を堆積す
る。
の表面の所定位置にｎ 型拡散層２を形成した後、その
全面にＣＶＤ法によりシリコン酸化膜３を堆積する。こ
のシリコン酸化膜３の表面全体にＢＰＳＧ膜４を堆積す
る。
そしてリソグラフィ技術及び反応性イオンエツチング（
ＲＩ Ｅ）技術を用いてｎ型拡散層２上にコンタクトホ
ール５を設ける。
ＲＩ Ｅ）技術を用いてｎ型拡散層２上にコンタクトホ
ール５を設ける。
次に第３図（ｂ）に示されるように、まず表面全体にス
パッタリング法によりアルミニウムを堆積した後、リソ
グラフィ技術によって第１の配線パターンに従ってパタ
ーニングを行い、第１のアルミニウム配線２１を形成す
る。
パッタリング法によりアルミニウムを堆積した後、リソ
グラフィ技術によって第１の配線パターンに従ってパタ
ーニングを行い、第１のアルミニウム配線２１を形成す
る。
第３図（Ｃ）に示されるように、表面全体にプラズマＣ
ＶＤ法によりシリコン酸化膜２２を堆積した後、例えば
エッチバックを行って平坦化し、さらに第１のアルミニ
ウム配線２１と接続するためのスルーホール２３を形成
する。
ＶＤ法によりシリコン酸化膜２２を堆積した後、例えば
エッチバックを行って平坦化し、さらに第１のアルミニ
ウム配線２１と接続するためのスルーホール２３を形成
する。
そして第３図（ｄ）に示されるように、アルミニウムを
全面に堆積し、第２の配線パターンに従ってパターニン
グを行い、第２のアルミニウム配線２６を形成する。そ
して表面全体゛をＰＳＧパッシベーション膜２７で覆う
。
全面に堆積し、第２の配線パターンに従ってパターニン
グを行い、第２のアルミニウム配線２６を形成する。そ
して表面全体゛をＰＳＧパッシベーション膜２７で覆う
。
しかしながらこのような従来の方法により製造された半
導体装置には、以下のような問題があった。
導体装置には、以下のような問題があった。
ここで配線材料であるアルミニウムの堆積は、スパッタ
リング法により行われる。従ってアルミ原子の飛程方向
は一方向であり、コンタクトホール５のような凹部の側
壁には僅かしか堆積されず、平坦部のアルミニウム膜厚
の１０％の厚みにすぎない場合もある。このような現象
は、デバイス部品の微細化が進み、コンタクトホール５
の直径に対するＢＰＳＧ膜４とシリコン酸化膜３との和
の厚みの比（アスペクト比）が増大するに従いより顕著
なものとなる。コンタクトホール５の側壁部における第
１のアルミニウム配線５の膜厚が薄くなると、エレクト
ロマイグレーション、ストレスマイグレーション等が発
生し、配線の信頼性が低下することとなる。
リング法により行われる。従ってアルミ原子の飛程方向
は一方向であり、コンタクトホール５のような凹部の側
壁には僅かしか堆積されず、平坦部のアルミニウム膜厚
の１０％の厚みにすぎない場合もある。このような現象
は、デバイス部品の微細化が進み、コンタクトホール５
の直径に対するＢＰＳＧ膜４とシリコン酸化膜３との和
の厚みの比（アスペクト比）が増大するに従いより顕著
なものとなる。コンタクトホール５の側壁部における第
１のアルミニウム配線５の膜厚が薄くなると、エレクト
ロマイグレーション、ストレスマイグレーション等が発
生し、配線の信頼性が低下することとなる。
またアルミニウム配線は、半導体装置の高集積度化に伴
い微細化される必要があるが、従来の製造方法で微細な
配線パターンを形成することは極めて困難であった。仮
に微細なレジストパターンをリソグラフィ技術の進歩に
より達成し得たとしても、そのレジストパターンに忠実
にエツチング加工することはできない。これはレジスト
パターンの断面形状が台形であるためエツチングの際に
レジストパターンの底辺部分が除去され、これに伴って
アルミニウムも横方向がエツチングされてパターン幅が
狭くなるためである。
い微細化される必要があるが、従来の製造方法で微細な
配線パターンを形成することは極めて困難であった。仮
に微細なレジストパターンをリソグラフィ技術の進歩に
より達成し得たとしても、そのレジストパターンに忠実
にエツチング加工することはできない。これはレジスト
パターンの断面形状が台形であるためエツチングの際に
レジストパターンの底辺部分が除去され、これに伴って
アルミニウムも横方向がエツチングされてパターン幅が
狭くなるためである。
また−膜内にアルミニウム配線を形成する際の層間絶縁
膜として、プラズマＣＶＤ法によりシリコン酸化膜２２
．２７を堆積している。しかし従来の堆積方法では、第
４図（ａ）（ｂ）に示されたシリコン酸化膜２２のごと
く堆積形状がオーバーハングとなる。このためある膜厚
以上堆積すると第３図（ｃ）（ｄ）及び第４図（ａ）（
ｂ）に示されるように、アルミニウム配線２１のスペー
ス上やコンタクトホール５上に「巣」と一般に称される
空洞２４が形成される。この空洞２４の内部には、シリ
コン酸化膜２２を堆積させる工程において用いた反応ガ
スが封じこめられ、この反応ガスが時間がたつにつれて
しみ出すことにより半導体装置の長期間にわたっての信
頼性が低下する。
膜として、プラズマＣＶＤ法によりシリコン酸化膜２２
．２７を堆積している。しかし従来の堆積方法では、第
４図（ａ）（ｂ）に示されたシリコン酸化膜２２のごと
く堆積形状がオーバーハングとなる。このためある膜厚
以上堆積すると第３図（ｃ）（ｄ）及び第４図（ａ）（
ｂ）に示されるように、アルミニウム配線２１のスペー
ス上やコンタクトホール５上に「巣」と一般に称される
空洞２４が形成される。この空洞２４の内部には、シリ
コン酸化膜２２を堆積させる工程において用いた反応ガ
スが封じこめられ、この反応ガスが時間がたつにつれて
しみ出すことにより半導体装置の長期間にわたっての信
頼性が低下する。
（発明が解決しようとする課題）
以上述べたように従来の場合は、アルミニウム配線のコ
ンタクトホールにおける膜厚の低下、微細なパターン形
成が困難であること、シリコン酸化膜中に空洞が存在す
ることなどにより、半導体装置の信頼性の低下を招いて
いた。このような問題は、近年の半導体装置の微細化、
複雑化に伴い益々大きなものとなっている。
ンタクトホールにおける膜厚の低下、微細なパターン形
成が困難であること、シリコン酸化膜中に空洞が存在す
ることなどにより、半導体装置の信頼性の低下を招いて
いた。このような問題は、近年の半導体装置の微細化、
複雑化に伴い益々大きなものとなっている。
本発明は上記事情に鑑みてなされたもので、微細な配線
パターンが制御性よく形成され、また配線に必要な膜厚
が確保されてステップカバレージが改善され、さらに層
間絶縁膜中に空洞が存在せず信頼性の向上した半導体装
置及びその製造方法を提供することを目的とする。
パターンが制御性よく形成され、また配線に必要な膜厚
が確保されてステップカバレージが改善され、さらに層
間絶縁膜中に空洞が存在せず信頼性の向上した半導体装
置及びその製造方法を提供することを目的とする。
（課題を解決するための手段）
本発明の半導体装置は、導電領域上に形成され、さらに
前記導電領域に対応したコンタクトホールが設けられた
第１の層間絶縁膜と、前記第１の層間絶縁膜上に堆積さ
れさらに配線パターンに従ってパターニングされた、配
線材料の成長核種となる材料から成る下地膜と、前記下
地膜上にのみ前記配線材料を選択的に成長されて形成さ
れた配線と、前記配線間に埋設された第２の層間絶縁膜
とを備えたことを特徴としている。
前記導電領域に対応したコンタクトホールが設けられた
第１の層間絶縁膜と、前記第１の層間絶縁膜上に堆積さ
れさらに配線パターンに従ってパターニングされた、配
線材料の成長核種となる材料から成る下地膜と、前記下
地膜上にのみ前記配線材料を選択的に成長されて形成さ
れた配線と、前記配線間に埋設された第２の層間絶縁膜
とを備えたことを特徴としている。
このような半導体装置は、半導体基板の表面に拡散層を
形成する工程と、前記半導体基板の全面に第１の層間絶
縁膜を形成する工程と、前記拡散層に対応したコンタク
トホールを前記第１の層間絶縁膜に開孔する工程と、配
線材料の成長核種となる材料から成る下地膜を全面に形
成する工程と、前記下地膜を配線パターンに従いパター
ニングする工程と、全面に第２の層間絶縁膜を形成する
工程と、前記配線パターンに従い前記第２の層間絶縁膜
をパターニングして前記下地膜の表面を露出させる工程
と、露出した前記下地膜上にのみ選択的に前記配線材料
を成長させて第１の配線を形成する工程とを備えたこと
を特徴とする半導体装置の製造方法によって製造するこ
とができる。
形成する工程と、前記半導体基板の全面に第１の層間絶
縁膜を形成する工程と、前記拡散層に対応したコンタク
トホールを前記第１の層間絶縁膜に開孔する工程と、配
線材料の成長核種となる材料から成る下地膜を全面に形
成する工程と、前記下地膜を配線パターンに従いパター
ニングする工程と、全面に第２の層間絶縁膜を形成する
工程と、前記配線パターンに従い前記第２の層間絶縁膜
をパターニングして前記下地膜の表面を露出させる工程
と、露出した前記下地膜上にのみ選択的に前記配線材料
を成長させて第１の配線を形成する工程とを備えたこと
を特徴とする半導体装置の製造方法によって製造するこ
とができる。
前記下地膜として多結晶シリコンを用いることができ、
この場合には前記配線材料としてタングステン、アルミ
ニウム、モリブデン、タングステンシリサイドを用いて
もよい。また前記下地膜として、タングステン、アルミ
ニウム、チタンのいずれかの材料を用いることもできる
。
この場合には前記配線材料としてタングステン、アルミ
ニウム、モリブデン、タングステンシリサイドを用いて
もよい。また前記下地膜として、タングステン、アルミ
ニウム、チタンのいずれかの材料を用いることもできる
。
また上述した製造方法により半導体基板上に第１の層間
絶縁膜、第１の下地膜、第２の層間絶縁膜、第１の配線
を形成した後、さらに全面に第３の層間絶縁膜を形成す
る工程と、前記第１の配線に対応したコンタクトホール
を前記第３の層間絶縁膜に開孔する工程と、全面に第２
の下地膜を形成する工程と、前記第２の下地膜を第２の
配線パターンに従いパターニングする工程と、全面に第
４の層間絶縁膜を形成する工程と、前記第２の配線パタ
ーンに従い前記第４の層間絶縁膜をパターニングして前
記第２の下地膜の表面を露出させる工程と、露出した前
記第２の下地膜上にのみ選択的に前記配線材料を成長さ
せる工程とにより配線を二層以上設けたものでありもよ
い。
絶縁膜、第１の下地膜、第２の層間絶縁膜、第１の配線
を形成した後、さらに全面に第３の層間絶縁膜を形成す
る工程と、前記第１の配線に対応したコンタクトホール
を前記第３の層間絶縁膜に開孔する工程と、全面に第２
の下地膜を形成する工程と、前記第２の下地膜を第２の
配線パターンに従いパターニングする工程と、全面に第
４の層間絶縁膜を形成する工程と、前記第２の配線パタ
ーンに従い前記第４の層間絶縁膜をパターニングして前
記第２の下地膜の表面を露出させる工程と、露出した前
記第２の下地膜上にのみ選択的に前記配線材料を成長さ
せる工程とにより配線を二層以上設けたものでありもよ
い。
（作 用）
第１の層間絶縁膜上における配線間には、配線パターニ
ングがなされる前に形成された第２の層間絶縁膜が堆積
されているため、空洞が形成されることがない。
ングがなされる前に形成された第２の層間絶縁膜が堆積
されているため、空洞が形成されることがない。
また拡散層と配線パターンとを接続するために第１の層
間絶縁膜に設けられたコンタクトホールには、配線パタ
ーンを成す配線材料が堆積されているため、コンタクト
ホールにおいても配線に必要な膜厚が確保される。
間絶縁膜に設けられたコンタクトホールには、配線パタ
ーンを成す配線材料が堆積されているため、コンタクト
ホールにおいても配線に必要な膜厚が確保される。
（実施例）
以ド本発明の一実施例について、その工程別断面である
第１図を参照しで説明する。第１図（ａ）に示されるよ
うに、ｐ型半導体基板１の上面にｎ＋型抵拡散層２形成
した後、ＣＶＤ法によりシリコン酸化膜３を例えば３０
００人の厚さで堆積し、さらにその上にＢＰＳＧ膜３を
例えば７０００Ａの厚さに堆積する。次にｎ＋型抵拡散
層２の接続をとるためのコンタクトホール５を開孔する
。さらに全面に不純物を含まないアンドープ多結晶シリ
コン膜６を例えば５００人堆積する。
第１図を参照しで説明する。第１図（ａ）に示されるよ
うに、ｐ型半導体基板１の上面にｎ＋型抵拡散層２形成
した後、ＣＶＤ法によりシリコン酸化膜３を例えば３０
００人の厚さで堆積し、さらにその上にＢＰＳＧ膜３を
例えば７０００Ａの厚さに堆積する。次にｎ＋型抵拡散
層２の接続をとるためのコンタクトホール５を開孔する
。さらに全面に不純物を含まないアンドープ多結晶シリ
コン膜６を例えば５００人堆積する。
そしてｎ＋型抵拡散層２良好なオーミックコンタクトを
得るために、例えばヒ素イオンを加速電圧４０ＫＶ、ド
ーズｉｉ ５ Ｘ １０１５／ｃｊの条件でアンドープ
多結晶シリコン膜６にイオン注入を行ない、イオンを混
入させる。
得るために、例えばヒ素イオンを加速電圧４０ＫＶ、ド
ーズｉｉ ５ Ｘ １０１５／ｃｊの条件でアンドープ
多結晶シリコン膜６にイオン注入を行ない、イオンを混
入させる。
次に、第１層目の配線パターンに従いアンドープ多結晶
シリコン膜６を配線部分が残るようにパターニングして
第１図（ｂ）に示されるヒ素ドープ多結晶シリコン膜６
ａとする。そして全面にプラズマＣＶＤ法によりシリコ
ン窒化膜７を例えば８０００人堆積させる。
シリコン膜６を配線部分が残るようにパターニングして
第１図（ｂ）に示されるヒ素ドープ多結晶シリコン膜６
ａとする。そして全面にプラズマＣＶＤ法によりシリコ
ン窒化膜７を例えば８０００人堆積させる。
次に、多結晶シリコン膜６をパターニングしたとき用い
たマスクとは反転したマスクを用いてフォトリソグラフ
ィ技術及び反応性イオンエツチング技術により、このシ
リコン窒化膜７を配線部分が除去されるようにエツチン
グする。これにより、配線パターン領域となる多結晶シ
リコン膜６ａを露出させる。このとき、それぞれ別々に
パターニングされた多結晶シリコン膜６ａとシリコン窒
化膜７ａとのそれぞれのパターンを完全に一致させるこ
とは困難であるため、第１図（Ｃ）のように少しずれる
のが一般的である。
たマスクとは反転したマスクを用いてフォトリソグラフ
ィ技術及び反応性イオンエツチング技術により、このシ
リコン窒化膜７を配線部分が除去されるようにエツチン
グする。これにより、配線パターン領域となる多結晶シ
リコン膜６ａを露出させる。このとき、それぞれ別々に
パターニングされた多結晶シリコン膜６ａとシリコン窒
化膜７ａとのそれぞれのパターンを完全に一致させるこ
とは困難であるため、第１図（Ｃ）のように少しずれる
のが一般的である。
次に選択成長技術を用いて、例えばタングステンを露出
しているアンドープ多結晶シリコン膜６ａ上に成長させ
て、第１図（ｄ）に示されるような第１のタングステン
配線８とする。
しているアンドープ多結晶シリコン膜６ａ上に成長させ
て、第１図（ｄ）に示されるような第１のタングステン
配線８とする。
さらにｎ＋型抵拡散層２、ヒ素イオン注入されたヒ素ド
ープ多結晶シリコン膜６ａとの間で良好なオーミックコ
ンタクトが得られるように、７００℃の窒素中において
３０分間熱処理を行う。
ープ多結晶シリコン膜６ａとの間で良好なオーミックコ
ンタクトが得られるように、７００℃の窒素中において
３０分間熱処理を行う。
これによってヒ素ドープ多結晶シリコン膜６ａ中のヒ素
イオンが電気的に活性化される。このようにして形成さ
れた第１のタングステン配線８は平坦性が良＜、シかも
コンタクトホール５中にはすべてタングステンが堆積さ
れているため、配線に必要な膜厚が確保されてステップ
カバレージが改善される。さらにＢＰＳＧ膜４上におけ
る第１のタングステン配線８間には、完全にシリコン窒
化膜７ａが埋設されているため、空洞は存在しない。
イオンが電気的に活性化される。このようにして形成さ
れた第１のタングステン配線８は平坦性が良＜、シかも
コンタクトホール５中にはすべてタングステンが堆積さ
れているため、配線に必要な膜厚が確保されてステップ
カバレージが改善される。さらにＢＰＳＧ膜４上におけ
る第１のタングステン配線８間には、完全にシリコン窒
化膜７ａが埋設されているため、空洞は存在しない。
次に第１図（ｅ）に示されるように、プラズマＣＶＤ法
によりシリコン酸化膜９を全面に例えば５０００Ａ堆積
し、第１のタングステン配線８と接続するためのスルー
ホール２３を設ける。そして第２の配線パターンの材料
として、例えばアルミニウムを１．０μｍ堆積し、第２
の配線パターンに従ってパターニングを行い第２のアル
ミニウム配線１０を形成する。
によりシリコン酸化膜９を全面に例えば５０００Ａ堆積
し、第１のタングステン配線８と接続するためのスルー
ホール２３を設ける。そして第２の配線パターンの材料
として、例えばアルミニウムを１．０μｍ堆積し、第２
の配線パターンに従ってパターニングを行い第２のアル
ミニウム配線１０を形成する。
以上のようにして製造された半導体装置には、次のよう
な効果がある。
な効果がある。
まずヒ素ドープ多結晶シリコン膜６ａは比較的薄く形成
することができるため、コンタクトホール５の設けられ
たＢＰＳＧ膜４上に第１の配線パターンに従って微細に
パターニングを行うことができる。このためこのヒ素ド
ープ多結晶シリコン膜６ａを第１の下地膜としてタング
ステンを成長させて形成する第１のタングステン配線を
微細化することは容易に達成しうる。またこのタングス
テンを成長させる段階では、膜が平坦になるまで成長さ
せるため、第１のタングステン配線８の膜の平坦性は改
善されたものとなる。このため平坦化された第１のタン
グステン配線８の上方にシリコン酸化Ｍ９を介して形成
される第２のアルミニウム配線１０は、従来の場合を示
す第３図（ｄ）の第２のアルミニウム配線２５と比較し
て明らかなように平坦化されており、信頼性が向上する
。
することができるため、コンタクトホール５の設けられ
たＢＰＳＧ膜４上に第１の配線パターンに従って微細に
パターニングを行うことができる。このためこのヒ素ド
ープ多結晶シリコン膜６ａを第１の下地膜としてタング
ステンを成長させて形成する第１のタングステン配線を
微細化することは容易に達成しうる。またこのタングス
テンを成長させる段階では、膜が平坦になるまで成長さ
せるため、第１のタングステン配線８の膜の平坦性は改
善されたものとなる。このため平坦化された第１のタン
グステン配線８の上方にシリコン酸化Ｍ９を介して形成
される第２のアルミニウム配線１０は、従来の場合を示
す第３図（ｄ）の第２のアルミニウム配線２５と比較し
て明らかなように平坦化されており、信頼性が向上する
。
ＢＰＳＧ膜４上における第１のタングステン配線８が存
在しない領域には、ヒ素ドープ多結晶シリコンｌ１ｉ６
ａのパターニングがなされる前に形成されたシリコン窒
化膜７ａが埋設されているため、第３図（ｄ）や第４図
（ａ）（ｂ）に示された従来の場合に存在した空洞２４
が形成されない。よって当然にプラズマＣＶＤ法により
シリコン酸化膜９を堆積させる際中に反応ガスが封じ込
められるようなことはない。
在しない領域には、ヒ素ドープ多結晶シリコンｌ１ｉ６
ａのパターニングがなされる前に形成されたシリコン窒
化膜７ａが埋設されているため、第３図（ｄ）や第４図
（ａ）（ｂ）に示された従来の場合に存在した空洞２４
が形成されない。よって当然にプラズマＣＶＤ法により
シリコン酸化膜９を堆積させる際中に反応ガスが封じ込
められるようなことはない。
またコンタクトホール５には、タングステンが埋め込ま
れているためこのコンタクトホール５中においても配線
に必要な膜厚が確保されており、配線のステップカバレ
ージは改善されている。
れているためこのコンタクトホール５中においても配線
に必要な膜厚が確保されており、配線のステップカバレ
ージは改善されている。
以上のように微細な配線パターンが制御性良くかつ平坦
に形成され、さらに層間絶縁膜中には空洞が存在しない
ため長期間にわたって高信頼性を維持する半導体装置を
得ることができる。
に形成され、さらに層間絶縁膜中には空洞が存在しない
ため長期間にわたって高信頼性を維持する半導体装置を
得ることができる。
以上は本発明を二層配線構造の半導体装置に適用した実
施例であるが、三層以上の配線構造を有するものに対し
ても適用が可能である。三層配線構造を有する他の実施
例について、第２図に示す。
施例であるが、三層以上の配線構造を有するものに対し
ても適用が可能である。三層配線構造を有する他の実施
例について、第２図に示す。
ここで、第１のタングステン配線８を形成するまでの工
程は、二層配線構造の場合における第１図（ｄ）までの
工程と同一である。その後プラズマＣＶＤ法によりシリ
コン酸化膜９を全面に例えば５０００Ａ堆積し、第１の
タングステン配線８と接続するためのスルーホール１５
を設ける。そして第２の配線材料を選択成長させる下地
膜としてのアンドープ多結晶シリコン膜を、例えば５０
０人堆積した後ヒ素イオンを注入してイオンミキシング
を行う。
程は、二層配線構造の場合における第１図（ｄ）までの
工程と同一である。その後プラズマＣＶＤ法によりシリ
コン酸化膜９を全面に例えば５０００Ａ堆積し、第１の
タングステン配線８と接続するためのスルーホール１５
を設ける。そして第２の配線材料を選択成長させる下地
膜としてのアンドープ多結晶シリコン膜を、例えば５０
０人堆積した後ヒ素イオンを注入してイオンミキシング
を行う。
次に第２層目の配線パターンに従ってアンドープ多結晶
シリコン膜をパターニングして第２図に示されるような
アンドープ多結晶シリコン膜１６ａとする。そして全面
にシリコン窒化膜を例えば８０００Ａ堆積させた後、エ
ツチングを行ってアンドープ多結晶シリコン膜１６ａを
露出させ、この露出した部分にタングステンを成長させ
て第２のタングステン配線１８を形成する。そして第１
のタングステン配線８の場合と同様に７００℃の窒素中
において３０分間熱処理を行い、多結晶シリコン膜１６
ａ中のヒ素イオンを電気的に活性化する。
シリコン膜をパターニングして第２図に示されるような
アンドープ多結晶シリコン膜１６ａとする。そして全面
にシリコン窒化膜を例えば８０００Ａ堆積させた後、エ
ツチングを行ってアンドープ多結晶シリコン膜１６ａを
露出させ、この露出した部分にタングステンを成長させ
て第２のタングステン配線１８を形成する。そして第１
のタングステン配線８の場合と同様に７００℃の窒素中
において３０分間熱処理を行い、多結晶シリコン膜１６
ａ中のヒ素イオンを電気的に活性化する。
以上と同じ工程をさらに繰り返して、シリコン酸化膜１
９、下地膜としてのアンドープ多結晶シリコン膜２６ａ
及びシリコン窒化膜２７ａを形成した後、多結晶シリコ
ン膜２６ａ上にタングステンを成長させて第３のタング
ステン配置ｊ１２８を形成する。
９、下地膜としてのアンドープ多結晶シリコン膜２６ａ
及びシリコン窒化膜２７ａを形成した後、多結晶シリコ
ン膜２６ａ上にタングステンを成長させて第３のタング
ステン配置ｊ１２８を形成する。
この実施例の場合も第１図に示された実施例同様に、第
１、第２及び第３の配線パターンを制御性良くかつ平坦
に形成することができ、配線のステップカバレージも改
善され、さらにそれぞれの層間絶縁膜中には空洞が存在
しないため、信頼性の高い半導体装置が得られる。
１、第２及び第３の配線パターンを制御性良くかつ平坦
に形成することができ、配線のステップカバレージも改
善され、さらにそれぞれの層間絶縁膜中には空洞が存在
しないため、信頼性の高い半導体装置が得られる。
上述した実施例はいずれも本発明の半導体装置及びその
製造方法の一例であって、本発明を限定するものではな
い。例えば配線材料を選択成長させる下地膜として多結
晶シリコン膜を用いたが、タングステン、アルミニウム
、チタン等の他の材料を用いることができる。また下地
膜として多結晶シリコン膜を用いた場合には、配線材料
としてタングステンの他にアルミニウム、モリブデン、
タングステンシリサイド等を用いてもよい。
製造方法の一例であって、本発明を限定するものではな
い。例えば配線材料を選択成長させる下地膜として多結
晶シリコン膜を用いたが、タングステン、アルミニウム
、チタン等の他の材料を用いることができる。また下地
膜として多結晶シリコン膜を用いた場合には、配線材料
としてタングステンの他にアルミニウム、モリブデン、
タングステンシリサイド等を用いてもよい。
また第１図（ｂ）に示された第１の層間絶縁膜に相当す
るＢＰＳＧ膜４と、第２の層間絶縁膜に相当するシリコ
ン窒化膜７とでは、材質が異なっている。必ずしも常に
材質を変える必要はないが、このように材質を変えた場
合には以下のような効果が得られる。第１図（Ｃ）に示
されるように、パターニングされて得られたシリコン窒
化膜７ａと多結晶シリコン膜６ａとはパターンが少しず
れる場合が多く、ＢＰＳＧ膜４の表面が一部露出する。
るＢＰＳＧ膜４と、第２の層間絶縁膜に相当するシリコ
ン窒化膜７とでは、材質が異なっている。必ずしも常に
材質を変える必要はないが、このように材質を変えた場
合には以下のような効果が得られる。第１図（Ｃ）に示
されるように、パターニングされて得られたシリコン窒
化膜７ａと多結晶シリコン膜６ａとはパターンが少しず
れる場合が多く、ＢＰＳＧ膜４の表面が一部露出する。
このような場合にも材質が異なっているためエツチング
の条件は異なっており、シリコン窒化膜７をエツチング
する際に露出した部分のＢＰＳＧ膜４が除去されること
がない。
の条件は異なっており、シリコン窒化膜７をエツチング
する際に露出した部分のＢＰＳＧ膜４が除去されること
がない。
以上説明したように本発明の半導体装置の製造Ｊｉ法は
、層間絶縁膜上に配線パターンに従ってパターニングし
た下地膜の表面に、この下地膜を核と（−で配線材料を
選択成長させて配線を形成するため、微細で平坦なパタ
ーンの配線を制御性良く形成することができる。
、層間絶縁膜上に配線パターンに従ってパターニングし
た下地膜の表面に、この下地膜を核と（−で配線材料を
選択成長させて配線を形成するため、微細で平坦なパタ
ーンの配線を制御性良く形成することができる。
また配線間には空洞を生じることなく層間絶縁膜が形成
されているため、本発明による半導体装置は長期間にわ
たって高信頼性を維持することができる。
されているため、本発明による半導体装置は長期間にわ
たって高信頼性を維持することができる。
第１図は本発明の第１の実施例による半導体装置の製造
方法を示す工程別断面図、第２図は本発明の第２の実施
例による半導体装置の製造方法を示す工程別断面図、第
３図は従来の半導体装置の製造方法の工程別断面図、第
４図は従来の製造方法により製造された半導体装置の断
面図である。 １・・・シリコン基板、２・・・ｎ＋型型数散層３・・
・シリコン酸化膜、４・・・ＢＰＳＧＭ、５・・・コン
タクトホール、６．・・・アンドープ多結晶シリコン膜
、６ａ、１６ａ、２６ａ・・・ヒ素ドープ多結晶シリコ
ン膜、７．７ａ、１７ａ、２７ａ・・・シリコン窒化膜
、８・・・第１のタングステン配線、９，１９・・・シ
リコン酸化膜、１０・・・第２のアルミニウム配線、１
５．２５・・・スルーホール、１８・・・第２のタング
ステン配線、２１・・・第１のアルミニウム配線、２２
・・・シリコン酸化膜、２３・・・スルーホール、２４
・・・空洞、２６・・・第２のアルミニウム配線、２７
・・・ＰＳＧパッシベーション膜、２８・・・第３のタ
ングステン配線。 δ 田 為２図 第１ 図 も４図
方法を示す工程別断面図、第２図は本発明の第２の実施
例による半導体装置の製造方法を示す工程別断面図、第
３図は従来の半導体装置の製造方法の工程別断面図、第
４図は従来の製造方法により製造された半導体装置の断
面図である。 １・・・シリコン基板、２・・・ｎ＋型型数散層３・・
・シリコン酸化膜、４・・・ＢＰＳＧＭ、５・・・コン
タクトホール、６．・・・アンドープ多結晶シリコン膜
、６ａ、１６ａ、２６ａ・・・ヒ素ドープ多結晶シリコ
ン膜、７．７ａ、１７ａ、２７ａ・・・シリコン窒化膜
、８・・・第１のタングステン配線、９，１９・・・シ
リコン酸化膜、１０・・・第２のアルミニウム配線、１
５．２５・・・スルーホール、１８・・・第２のタング
ステン配線、２１・・・第１のアルミニウム配線、２２
・・・シリコン酸化膜、２３・・・スルーホール、２４
・・・空洞、２６・・・第２のアルミニウム配線、２７
・・・ＰＳＧパッシベーション膜、２８・・・第３のタ
ングステン配線。 δ 田 為２図 第１ 図 も４図
Claims (1)
- 【特許請求の範囲】 １、導電領域上に形成され、さらに前記導電領域に対応
したコンタクトホールが設けられた第１の層間絶縁膜と
、前記第１の層間絶縁膜上に堆積されさらに配線パター
ンに従ってパターニングされた、配線材料の成長核種と
なる材料から成る下地膜と、前記下地膜上にのみ前記配
線材料を選択的に成長されて形成された配線と、前記配
線間に埋設された第２の層間絶縁膜とを備えたことを特
徴とする半導体装置。 ２、半導体基板の表面に拡散層を形成する工程と、前記
半導体基板の全面に第１の層間絶縁膜を形成する工程と
、前記拡散層に対応したコンタクトホールを前記第１の
層間絶縁膜に開孔する工程と、配線材料の成長核種とな
る材料から成る下地膜を全面に形成する工程と、前記下
地膜を配線パターンに従いパターニングする工程と、全
面に第２の層間絶縁膜を形成する工程と、前記配線パタ
ーンに従い前記第２の層間絶縁膜をパターニングして前
記下地膜の表面を露出させる工程と、露出した前記下地
膜上にのみ選択的に前記配線材料を成長させて配線を形
成する工程とを備えたことを特徴とする半導体装置の製
造方法。 ３、前記下地膜が、多結晶シリコンから成ることを特徴
とする請求項２記載の半導体装置の製造方法。 ４、前記下地膜が多結晶シリコンであり、前記配線材料
がタングステン、アルミニウム、モリブデン、タングス
テンシリサイドのいずれかの材料から成ることを特徴と
する請求項２記載の半導体装置の製造方法。 ５、前記下地膜が、タングステン、アルミニウム、チタ
ンのいずれかの材料から成ることを特徴とする請求項２
記載の半導体装置の製造方法。 ６、半導体基板の表面に拡散層を形成する工程と、前記
半導体基板の全面に第１の層間絶縁膜を形成する工程と
、前記拡散層に対応したコンタクトホールを前記第１の
層間絶縁膜に開孔する工程と、配線材料の成長核種とな
る材料から成る第１の下地膜を全面に形成する工程と、
前記第１の下地膜を第１の配線パターンに従いパターニ
ングする工程と、全面に第２の層間絶縁膜を形成する工
程と、前記第１の配線パターンに従い前記第２の層間絶
縁膜をパターニングして前記第１の下地膜の表面を露出
させる工程と、露出した前記第１の下地膜上にのみ選択
的に前記配線材料を成長させて第１の配線を形成する工
程と、全面に第３の層間絶縁膜を形成する工程と、前記
第１の配線に対応したコンタクトホールを前記第３の層
間絶縁膜に開孔する工程と、全面に第２の下地膜を形成
する工程と、前記第２の下地膜を第２の配線パターンに
従いパターニングする工程と、全面に第４の層間絶縁膜
を形成する工程と、前記第２の配線パターンに従い前記
第４の層間絶縁膜をパターニングして前記第２の下地膜
の表面を露出させる工程と、露出した前記第２の下地膜
上にのみ選択的に前記配線材料を成長させる工程とを備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16965488A JPH0218950A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置及びその製造方法 |
| US07/376,655 US5110762A (en) | 1988-07-07 | 1989-07-07 | Manufacturing a wiring formed inside a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16965488A JPH0218950A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218950A true JPH0218950A (ja) | 1990-01-23 |
| JPH0581181B2 JPH0581181B2 (ja) | 1993-11-11 |
Family
ID=15890472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16965488A Granted JPH0218950A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218950A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296331A (ja) * | 1988-09-30 | 1990-04-09 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| DE4113741A1 (de) * | 1990-11-06 | 1992-05-07 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
| JPH06224190A (ja) * | 1992-10-30 | 1994-08-12 | Hyundai Electron Ind Co Ltd | タングステンプラグの製造方法 |
| JPH09306993A (ja) * | 1996-05-16 | 1997-11-28 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
-
1988
- 1988-07-07 JP JP16965488A patent/JPH0218950A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296331A (ja) * | 1988-09-30 | 1990-04-09 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
| DE4113741A1 (de) * | 1990-11-06 | 1992-05-07 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zu deren herstellung |
| JPH06224190A (ja) * | 1992-10-30 | 1994-08-12 | Hyundai Electron Ind Co Ltd | タングステンプラグの製造方法 |
| JPH09306993A (ja) * | 1996-05-16 | 1997-11-28 | Lg Semicon Co Ltd | 半導体装置の配線形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0581181B2 (ja) | 1993-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617193A (en) | Planar interconnect for integrated circuits | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| US6090700A (en) | Metallization method for forming interconnects in an integrated circuit | |
| JPH02168624A (ja) | 半導体ウエーハ上の自己整合型共形メタライゼーション製造方法 | |
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US5109267A (en) | Method for producing an integrated circuit structure with a dense multilayer metallization pattern | |
| CN114207794B (zh) | 具有完全对准的通孔的互连结构 | |
| JPH0418701B2 (ja) | ||
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPH0563940B2 (ja) | ||
| US6376357B1 (en) | Method for manufacturing a semiconductor device with voids in the insulation film between wirings | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH0581181B2 (ja) | ||
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH0259618B2 (ja) | ||
| JPH01150338A (ja) | 配線形成方法 | |
| JPS59200439A (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP2940986B2 (ja) | 半導体装置の製造方法 | |
| JPH04113655A (ja) | 半導体装置およびその製造方法 | |
| JPS61284963A (ja) | 半導体装置とその製造方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| JPH05218209A (ja) | 半導体装置及びその製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |