JPH0218956A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0218956A JPH0218956A JP63169348A JP16934888A JPH0218956A JP H0218956 A JPH0218956 A JP H0218956A JP 63169348 A JP63169348 A JP 63169348A JP 16934888 A JP16934888 A JP 16934888A JP H0218956 A JPH0218956 A JP H0218956A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- bonding
- lead frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
（産業上の利用分野）
本発明は゛＋’４体装置用リードフレームに係り、特に
そのリードフレームの先端部の形状に関する。
そのリードフレームの先端部の形状に関する。
（従来の技術）
リードフレームと半導体素子（チップ）との接続方式は
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン而に直接固着づ
るワイヤレスボンディング方式とに大別される。
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン而に直接固着づ
るワイヤレスボンディング方式とに大別される。
これらのうちワイヤボンディング方式は、第６図に示す
ようなリードフレームのダイパッド１０に、第７図に示
す如くチップ２０を熱圧着によりあるいは導電性接着剤
等により固着し、このチップ２０のボンディングパッド
とリードフレームのインナーリード１の先端とを金線等
を用いて電気的に接続するもので、１本ずつ接続するた
めボンディングに要する片間が長く信頼性の面でも問題
があった。
ようなリードフレームのダイパッド１０に、第７図に示
す如くチップ２０を熱圧着によりあるいは導電性接着剤
等により固着し、このチップ２０のボンディングパッド
とリードフレームのインナーリード１の先端とを金線等
を用いて電気的に接続するもので、１本ずつ接続するた
めボンディングに要する片間が長く信頼性の面でも問題
があった。
また、ワイヤレス４；ンディング方式にもいろいろな方
式があるが、その代表的なものの１つに、第８図に示す
如く、インナーリード１の先端に伸長づる肉薄のパター
ン１１の先端に形成されたバンプ１１ａをチップ２０の
ボンディングパッドに直接接続することによりチップ２
０とインナーリード１とを電気的に接続するダンプ式ボ
ンディングｈ式（バンブ付ＴＡＢ方式）がある。
式があるが、その代表的なものの１つに、第８図に示す
如く、インナーリード１の先端に伸長づる肉薄のパター
ン１１の先端に形成されたバンプ１１ａをチップ２０の
ボンディングパッドに直接接続することによりチップ２
０とインナーリード１とを電気的に接続するダンプ式ボ
ンディングｈ式（バンブ付ＴＡＢ方式）がある。
上記ダンプ式ボンディングは、ワイヤボンディングのよ
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングすることができるた
め、ボンディング時間の大幅な短縮を図ることができる
上、ワイヤボンディング方式で必要であったワイヤルー
プ分の高さが不要となり半導体装置の小形化をはかるこ
とができる。
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングすることができるた
め、ボンディング時間の大幅な短縮を図ることができる
上、ワイヤボンディング方式で必要であったワイヤルー
プ分の高さが不要となり半導体装置の小形化をはかるこ
とができる。
（ｙＰ、明が解決しようとする課題）
しかしながら、このようなダンプ式ボンディングにおい
ては、ワイヤボンディングのように１本づつボンディン
グするのではなく、チップに全リードの先端を１度にボ
ンディングでるため、ボンディング時の熱も、ワイヤボ
ンディングでは１７０℃〜２００″Ｃぐあるのに対し、
このダンプ式ボンディングでは４００℃〜６００℃と高
熱となる。
ては、ワイヤボンディングのように１本づつボンディン
グするのではなく、チップに全リードの先端を１度にボ
ンディングでるため、ボンディング時の熱も、ワイヤボ
ンディングでは１７０℃〜２００″Ｃぐあるのに対し、
このダンプ式ボンディングでは４００℃〜６００℃と高
熱となる。
インナーリード（よ剛体であるため、この熱によりイン
ナーリードが伸長し、ボンディングパッドとの接続部分
にストレスが集中し、チップの□械的破損や接続不良を
生じるという問題があった。
ナーリードが伸長し、ボンディングパッドとの接続部分
にストレスが集中し、チップの□械的破損や接続不良を
生じるという問題があった。
また、ボンディング後にチップ保護のために樹脂ケース
内にチップを封止するモールド工程を経なければならな
いが、このモールド工程で受ける熱によっても同様にデ
ツプの機械的破損や接続不良の問題があった。
内にチップを封止するモールド工程を経なければならな
いが、このモールド工程で受ける熱によっても同様にデ
ツプの機械的破損や接続不良の問題があった。
本発明は前記実情に篤みてなされたもので、上記ダンプ
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体￥装置用リー
ドフレームを提供することを目的とする。
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体￥装置用リー
ドフレームを提供することを目的とする。
（問題点を解決するための手段）
そこで本発明では、リードフレームのインナーリードに
、その先端近傍で同一平面内に伸びる変形部を配設して
いる。
、その先端近傍で同一平面内に伸びる変形部を配設して
いる。
（作用）
上記構成により、インナーリードの先端に設けられた変
形部が、ボンディング時やモールド工程等における熱履
歴によるリードの伸縮を吸収するため、チップの濾械的
破損や接続不良を防止することができる。
形部が、ボンディング時やモールド工程等における熱履
歴によるリードの伸縮を吸収するため、チップの濾械的
破損や接続不良を防止することができる。
（実施例）
以Ｆ、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
細に説明する。
この半導体装置用リードフレームは、第１図に要部説明
図を示すように、インナーリード１の先端に伸長する肉
薄のパターン１１が交互に両側部から３つの矩形の切欠
１２を有していることを特徴とするもので、他の部分に
ついては、従来のリドフレームと同様に形成されている
。
図を示すように、インナーリード１の先端に伸長する肉
薄のパターン１１が交互に両側部から３つの矩形の切欠
１２を有していることを特徴とするもので、他の部分に
ついては、従来のリドフレームと同様に形成されている
。
すなわら、第２図に示すように、この半導体装置用リー
ドフレームは、インナーリード１と、これを一体向に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３と、これらを支持する枠体４とから構成
されている。
ドフレームは、インナーリード１と、これを一体向に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３と、これらを支持する枠体４とから構成
されている。
また、インナーリード１の先端にはバンブ付パターン１
１が一体成形されていることはいうまでもない。
１が一体成形されていることはいうまでもない。
そして、このリードフレームへのチップの実装に際して
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ２０のボンディングパッド上に、イン
ナーリード１の先端のバンブ付パターン１１のバンブが
当接するようにインナーリードを位置決めした後、イン
ナーリード１の裏面側から加圧しつつ加熱して、バンブ
表面にあらかじめ形成されている半田層を溶融すること
により両者が固着接続される。
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ２０のボンディングパッド上に、イン
ナーリード１の先端のバンブ付パターン１１のバンブが
当接するようにインナーリードを位置決めした後、イン
ナーリード１の裏面側から加圧しつつ加熱して、バンブ
表面にあらかじめ形成されている半田層を溶融すること
により両者が固着接続される。
そしてこの後、モールド工程を経て半導体装置が完成す
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンブ付パターンのバンブとの固着工程における熱
履歴によってもモルド工程における熱履歴によっても、
バンブ付パターン１１ａの変形部が熱歪を吸収するため
、チップにクラックを生じたり、接続不良を生じたりす
ることはない。
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンブ付パターンのバンブとの固着工程における熱
履歴によってもモルド工程における熱履歴によっても、
バンブ付パターン１１ａの変形部が熱歪を吸収するため
、チップにクラックを生じたり、接続不良を生じたりす
ることはない。
なお、前記実施例では、インナーリード先端の両側部に
矩形の切欠を形成して熱歪吸収用の変形部を構成したが
、この形状に限定されることなく、変形例として第４図
に示すようにインナーリード先端の両側部に円形の切欠
２２を形成して変形部を構成したもの、第５図に示すよ
うにインナーリドの先端を同一面内で鋭角をなすように
曲がった曲折部３２を形成して変形部を構成したもの等
も有効である。
矩形の切欠を形成して熱歪吸収用の変形部を構成したが
、この形状に限定されることなく、変形例として第４図
に示すようにインナーリード先端の両側部に円形の切欠
２２を形成して変形部を構成したもの、第５図に示すよ
うにインナーリドの先端を同一面内で鋭角をなすように
曲がった曲折部３２を形成して変形部を構成したもの等
も有効である。
（発明の効果）
以上説明したように本発明によれば、リードフレームの
インナーリードに、その先端近傍で同一平面内に伸びる
変形部を配設しているため、この変形部が熱履歴による
リードの伸縮を吸収して、チップの機械内破１や接続不
良を防止し、信頼性の高い半導体装置を得ることができ
る。
インナーリードに、その先端近傍で同一平面内に伸びる
変形部を配設しているため、この変形部が熱履歴による
リードの伸縮を吸収して、チップの機械内破１や接続不
良を防止し、信頼性の高い半導体装置を得ることができ
る。
第１図は本発明に係る半導体装置用リードフレームの要
部図、第２図は同半導体装置用リードフレームを示す図
、第３図は同リードフレームのボンディング後の状態を
示す図、第４図および第５図は、本発明のリードフレー
ムの変形例を示す図、第６図は従来のリードフレームの
一例を示す平面図、第７図はワイヤボンディングの説明
図、第８図は従来のダンプ式ボンディングの説明図であ
る。 １・・・インナーリード、２・・・タイバー ３・・・
アウターリード、４・・・枠体、１０・・・ダイパッド
、１１ａ・・・バンプ、１１・・・肉薄のパターン、１
２・・・切欠、２０・・・チップ、２２・・・切欠、３
２・・・曲折部。 第１図 第３図 第４図 ！ 第２図 第５図
部図、第２図は同半導体装置用リードフレームを示す図
、第３図は同リードフレームのボンディング後の状態を
示す図、第４図および第５図は、本発明のリードフレー
ムの変形例を示す図、第６図は従来のリードフレームの
一例を示す平面図、第７図はワイヤボンディングの説明
図、第８図は従来のダンプ式ボンディングの説明図であ
る。 １・・・インナーリード、２・・・タイバー ３・・・
アウターリード、４・・・枠体、１０・・・ダイパッド
、１１ａ・・・バンプ、１１・・・肉薄のパターン、１
２・・・切欠、２０・・・チップ、２２・・・切欠、３
２・・・曲折部。 第１図 第３図 第４図 ！ 第２図 第５図
Claims (1)
- 【特許請求の範囲】 インナーリードの先端にバンプを有し、当該バンプを半
導体素子のボンディングパッドに直接接続するダイレク
トボンド用のリードフレームにおいて、 前記ボンディングパッドに接続されるインナーリードは
、その先端近傍で同一平面内に伸びる変形部を具備して
なることを特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169348A JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169348A JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0218956A true JPH0218956A (ja) | 1990-01-23 |
| JPH07120743B2 JPH07120743B2 (ja) | 1995-12-20 |
Family
ID=15884900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169348A Expired - Fee Related JPH07120743B2 (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120743B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075282A (en) * | 1997-06-02 | 2000-06-13 | Sgs-Thomson Microelectronics S.A. | Leadframe for a semiconductor device and associated method |
| US6208017B1 (en) * | 1994-10-07 | 2001-03-27 | Nec Corporation | Semiconductor device with lead-on-chip structure |
| JP2018046200A (ja) * | 2016-09-15 | 2018-03-22 | アイシン精機株式会社 | 素子ユニット |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117264A (en) * | 1980-11-28 | 1982-07-21 | Western Electric Co | Capsule device for semiconductor integrated circuit chip |
-
1988
- 1988-07-07 JP JP63169348A patent/JPH07120743B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117264A (en) * | 1980-11-28 | 1982-07-21 | Western Electric Co | Capsule device for semiconductor integrated circuit chip |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208017B1 (en) * | 1994-10-07 | 2001-03-27 | Nec Corporation | Semiconductor device with lead-on-chip structure |
| US6075282A (en) * | 1997-06-02 | 2000-06-13 | Sgs-Thomson Microelectronics S.A. | Leadframe for a semiconductor device and associated method |
| JP2018046200A (ja) * | 2016-09-15 | 2018-03-22 | アイシン精機株式会社 | 素子ユニット |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120743B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| US8664775B2 (en) | Semiconductor device | |
| JPH0455341B2 (ja) | ||
| US6696319B2 (en) | Method of attaching semiconductor devices on a switching device and such an attached device | |
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JPS62241355A (ja) | 半導体装置 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH09246464A (ja) | 半導体装置およびその製造方法 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JP2002237566A (ja) | 半導体装置の３次元実装構造体とその製造方法 | |
| JP2001015669A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JPH01179351A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0543485Y2 (ja) | ||
| KR960002344Y1 (ko) | 반도체 패키지 | |
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| TWM579426U (zh) | Simple circuit board and chip package structure | |
| JPH05291364A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |