JPH0455341B2 - - Google Patents

Info

Publication number
JPH0455341B2
JPH0455341B2 JP60221832A JP22183285A JPH0455341B2 JP H0455341 B2 JPH0455341 B2 JP H0455341B2 JP 60221832 A JP60221832 A JP 60221832A JP 22183285 A JP22183285 A JP 22183285A JP H0455341 B2 JPH0455341 B2 JP H0455341B2
Authority
JP
Japan
Prior art keywords
lead
tab
wire
bonding
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60221832A
Other languages
English (en)
Other versions
JPS6281738A (ja
Inventor
Yasuhisa Hagiwara
Masachika Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP60221832A priority Critical patent/JPS6281738A/ja
Priority to KR1019860007396A priority patent/KR950000205B1/ko
Publication of JPS6281738A publication Critical patent/JPS6281738A/ja
Priority to US07/283,842 priority patent/US4951120A/en
Publication of JPH0455341B2 publication Critical patent/JPH0455341B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［技術分野］ 本発明はリードフレーム、特に半導体装置の製
造工程におけるワイヤボンデイングの作業性向上
に適用して有効な技術に関する。
［背景技術］ ペレツトとインナーリードとの電気的導通を図
る技術のひとつとして、いわゆるワイヤボンデイ
ング法がある。このワイヤボンデイング法では、
たとえばまず金（Au）のような金属からなるワ
イヤの先端部分を加熱して溶融ボールを形成し
て、該ボール部分をペレツトのボンデイングパツ
ド電極に押圧して第一ボンデイングを行う。次に
前記ワイヤがループを描くようにしてボンデイン
グ用キヤピラリをインナーリード上の所定部位に
位置させて、ワイヤをインナーリードに押圧する
ことによつて第二ボンデイングを行う。最後にそ
の余線部分を切断してボンデイングを完了するも
のである。
ところで、フラツトパツケージ型の半導体装置
に用いられるリードフレームのようにインナーリ
ードが多ピン化したものではタブの隅部近傍すな
わちタブ吊りリードに隣設されているインナーリ
ードとパツド電極との距離が大きく離れることと
なるため、これにともないワイヤの張設距離も長
くなる。そのためにワイヤにたるみを生じ易く、
ワイヤと他のインナーリードあるいはタブ吊りリ
ード等との電気的短絡を生じやすいことが本発明
者によつて見い出された。
また、タブ吊りリードに隣設されたインナーリ
ードが、他のインナーリードと同じリード幅およ
び同じリード長しか有していない場合、ワイヤボ
ンデイングの際には前記インナーリード上方から
ワイヤが外れるときが生ずる。このために第二ボ
ンデイングによるワイヤの支えが不十分となり、
これがワイヤのたるみの一因となることも合わせ
て本発明者によつて明らかにされた。
なお、ワイヤボンデイングの技術として詳しく
述べてある例としては、株式会社工業調査会、
1980年１月15日発行「IC化実装技術」（日本マイ
クロエレクトロニクス協会編）、P99〜P103があ
る。
［発明の目的］ 本発明の目的は、ワイヤボンデイングに際して
ワイヤのシヨートを防止して信頼性を高めること
ができるリードフレームを提供することにある。
本発明の他の目的は、電気的に信頼性の高い半
導体装置を提供することができる。
本発明の前記ならびにその他の目的と新規な特
徴は、本明細書の記述および添付図面から明らか
になるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、次の通りである。
すなわち、タブの隅部から外方に延在するタブ
吊りリードに隣設されたインナーリードの幅が他
のインナーリードよりも大となるように形成され
たリードフレーム構造とすることにより、第二ボ
ンデイングに際してワイヤの支えが充分となるた
め、ボンデイングを確実に行うことができ、ワイ
ヤのシヨートの発生を防止することができる。
また、上記技術により電気的に信頼性の高い半
導体装置を提供することができる。
実施例 １ 第１図は本発明の一実施例であるリードフレー
ムを示す拡大部分平面図、第２図はリードフレー
ムの全体を示す平面図、第３図はこのリードフレ
ームを用いた半導体装置を示す全体断面図、第４
図はボンデイング時のリードフレームおよびその
周辺部分の断面図である。
本実施例１のリードフレーム１は、特に制限さ
れないが、第３図に示すような樹脂封止型のフラ
ツトパツケージ、いわゆるFPP型の半導体装置
２１に用いられるリードフレームであり、第２図
に示す形状のものを一単位として、左右両方向に
複数単位を連結した形状からなるものである。
リードフレーム１は四角形状の枠部２と、該枠
部２の各辺から中央方向にそれぞれ延設された複
数本のリード３と、その各リードの途中部分を互
いに連結するタイバー４を有している。またリー
ドフレーム１の中央部分には、四角形状のタブ５
が形成されており、このタブ５はその四隅と前記
枠部２の四隅とを各々連結するタブ吊りリード６
によつて支持されている。前記タイバー４に囲ま
れたリード３の部分はインナーリード７を形成し
ており、このインナーリード７の少なくともその
先端部分の表面にはボンデイングを良好に行うた
めに金（Au）等の図示しないめつき層が形成さ
れている。本実施例１に従うと、前記タブ吊りリ
ード６に隣設されるインナーリード７ａは第１図
のように他のインナーリード７よりも幅広に形成
されている。
このようなリードフレーム１は例えば、銅
（Cu）、42アロイ、もしくはコバール等からなる
薄板状の金属板にエツチング処理あるいはプレス
処理等を施して所定形状に加工することによつて
得られるものである。
このようにして得られたリードフレーム１に
は、まずそのタブ５上にシリコン半導体からなる
ペレツト８が接着材９によつて取付けられる。
このようにしてペレツト付けされたリードフレ
ームが、次に図示しないワイヤボンデイング装置
のボンデイングステージ上に載置され、金（Au）
等からなる細線状のワイヤ１０によりペレツト８
のボンデイングパツド電極１１とインナーリード
７との結線すなわちワイヤボンデイングが行われ
る。このワイヤボンデイング工程では、まず前記
ワイヤ１０の一端を加熱溶融することによつてボ
ールが形成される。次に、ワイヤを支持するボン
デイング用キヤピラリ６０が半導体ペレツトのボ
ンデイングパツド１１上に移動され、第４図の矢
印ａのように降下される。これによつて、ボール
１０ａ部分がパツド１０ａに圧着され、第一ボン
デイングが行われる。
次に、ワイヤ１０がループを描くようにしてキ
ヤピラリ６０が移動され、第二ボンデイングが行
われる。すなわち、第一ボンデイングの後にキヤ
ピラリ６０が、第４図の矢印ｂに示されたように
上昇され、矢印ｃに示すようにインナーリード７
ａのボンデイングエリアに向けて水平移動され、
次いで矢印ｄに示すように下降される。キヤピラ
リ６０によつて、ワイヤ１０をインナーリード７
ａに熱圧着させる押圧力がワイヤ１０に加えら
れ、その結果、ワイヤボンデイングが行われる。
その後、キヤピラリ６０が第４図の矢印ｅのよう
に上昇される。このとき、キヤピラリ６０側のワ
イヤ１０′は、ワイヤボンデイング装置における
図示しないワイヤクランプ機構が動作され、その
ワイヤクランプ機構によつて引つ張り応力が作用
されることによつて、第４図のように剪断され
る。
これによつて、１サイクルのボンデイング工程
が完了される。以上の工程を所定回数分繰り返し
て必要とされる全てのパツド１１とインナーリー
ド７が結線されることになる。
本実施例１によればタブ吊りリード６と隣設さ
れたインナーリード７ａが前述のように他のリー
ド３よりも幅広に形成されている。したがつて、
第二ボンデイングの際に、該インナーリード７ａ
に対してループを描いて着地されるワイヤ１０に
対して十分な接触幅を確保することができる。し
たがつて、タブ吊りリード６に隣設されたインナ
ーリード７ａに結合されるワイヤに生じ易いワイ
ヤ１０の垂れ下がりを効果的に防止することがで
き、ワイヤ１０のシヨートの発生を防止できる。
ワイヤ１０のシヨート防止について、第４図の
断面図および第５図の平面図に基づいて更に詳し
く説明すると、以下のようになる。
すなわち、インナーリード７ａの先端７tpから
インナーリード７ａのボンデイング位置BDPま
での平面部分ｌは、ワイヤ１０のループ形状の不
所望な変形を防止する上で有効な部分となる。本
実施例のようにタブ吊りリード６に隣設するイン
ナーリード７ａの幅が広くされている場合、ワイ
ヤ１０は、半導体ペレツト８のボンデイングされ
るべきパツド１１の位置が多少変更されても、第
５図に実線で示すように、インナーリードの先端
上を通過することになる。この場合は、ワイヤ１
０のボンデイング時のリード側へのループが、部
分ｌよつて良好に制限される。その結果、ワイヤ
１０は第４図に実線によつて示すように、実質的
にリードの平面より上の部分のみに位置すること
となり、不所望なシヨートを生じない。
これに対して、インナーリード７ａが第５図に
２点鎖線と実線との組み合わせによつて示したよ
うに、狭い幅を持つようにされた場合、そのとき
に設けられるワイヤ１０′は、第５図に破線によ
つて示したように、パツド１１の位置の若干の変
更によつても、インナーリードの先端部上を外れ
て延長されることになる。この場合は、インナー
リードの部分ｌは、ワイヤ１０′のループの望ま
しくない変形を充分防止することができなくなつ
てくる。これに応じて、ワイヤ１０′は、第４図
に２点鎖線によつて示されたように、リードの主
面よりも下方に延長するループを形成する恐れが
生ずる。
なお、ワイヤボンデイング時に、インナーリー
ドの先端とタブ５の周縁との空間に突起物を配置
することは、ワイヤのループの不所望な変形を防
止する上で、意味がある。第４図において、破線
５０は、ワイヤボンデイング装置におけるワーク
ステーシヨンもしくは、リードフレーム用テーブ
ルとしてのヒートブロツクの示している。この場
合のヒートブロツクは、上述の目的の突起５１を
持つ。タブ吊りリード６から離れたインナーリー
ドとパツドとを結合するワイヤは、インナーリー
ドの幅がたとえ狭くても、そのループ形状が突起
５１によつて良好にされる。この場合、タブ吊り
リード６に隣接するインナーリードとパツドとを
結合するワイヤに対する突起５１の効果は、次の
理由によつて実質的に期待できない。
すなわち、突起５１に対するタブ吊りリード６
の位置は、たとえばワークステーシヨンに対する
リードフレームの位置合わせ精度によつて影響さ
れることになる。タブ吊りリード６の位置の多少
の変動にかかわらずにタブ吊りリード６が突起５
１にひつかからないようにするために、突起５１
は、それとタブ吊りリード６との間に比較的大き
い空間が生ずるような大きさとされる。その結果
として、タブ吊りリード６に隣接するインナーリ
ード７ａとタブ５との間に突起５１を延長させる
ことが困難となるので、そのリード７ａに結合さ
れるワイヤの形状を突起５１によつて制限するこ
とは困難となる。
このようにしてワイヤボンデイングの終了した
リードフレーム１は、トランスフアモールド法に
よりエポキシ樹脂１２でパツケージ成形が行われ
た後、各リード３が独立状態に切断・成形されて
第３図に示すFPP型の半導体装置２１を得るこ
とができる。
実施例 ２ 第６図は本発明の他の実施例であるリードフレ
ームを示す拡大部分平面図である。
本実施例２のリードフレーム４１は実施例１で
説明したリードフレーム１とほぼ同様のものであ
るが、タブ吊りリード６に隣接されたインナーリ
ード４７ａの形状が異なるものである。
すなわち、このリードフレーム４１ではタブ吊
りリード６に隣接されたインナーリード４７ａは
他のインナーリード４７よりも軸方向に対して長
めに形成され、そのリード先端はタブ５の直近に
まで延設されている。このため、ワイヤボンデイ
ングの際には、ワイヤ１０の張設距離を短くする
ことができる。したがつて、タブ吊りリード６に
隣接されたインナーリード４７ａに生じやすいワ
イヤ１０の垂れ下がりを防止でき、ワイヤのシヨ
ートを防止して電気的に信頼性の高い半導体装置
を提供することができる。
［効果］ (1) タブ吊りリードに隣接されたインナーリード
が他のインナーリードよりもワイヤとのボンデ
イング面積が大となるように形成されたリード
フレーム構造とすることにより、第二ボンデイ
ングに際してワイヤの着地時に十分な滑走距離
を確保することができるため、ボンデイングを
確実に行うことができ、ワイヤのシヨートを防
止することができる。
(2) 上記(1)により、電気的に信頼性の高い半導体
装置を提供することができる。
(3) 上記(1)により、インナーリードが微細化した
場合であつても、タブ吊りリードに隣設された
インナーリードでのワイヤの垂れ下がりを防止
できるため、ワイヤボンデイングの信頼性を向
上させて半導体装置の高集積化を促進すること
ができる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。
たとえば、タブ吊りリードに隣設されたインナ
ーリードの形状としては、幅あるいは軸方向長さ
を大きくした場合についてのみ説明したが、これ
らの形状に限られず、如何なる形状で面積を大き
くしたものであつてもよい。
また、実施例ではFPP型の半導体装置に用い
られるリードフレームについてのみ説明したが、
これに限らず外部リードをＪ字状に成形するいわ
ゆるPLCC型の半導体装置に用いられるリードフ
レームであつてもよい。
さらに、ボンデイング方法についても超音波振
動のみでワイヤの接合を行う、いわゆるウエツジ
ボンデイングであつてもよい。
実施例のように、タブ吊りリード６に隣接する
インナーリード７ａの幅を増大させる場合には、
それに応じてインナーリード７ａに対するボンデ
イング可能範囲を広く設定できるようになる。こ
れによつて、半導体ペレツトのボンデイングされ
るべきパツド電極の位置が変更された場合でも、
それに応じてインナーリード７ａのボンデイング
位置を変更することができるようになり、ワイヤ
がインナーリード７ａの先端部上を通過するよう
にすることができる。
しかしながら、かかるインナーリード７ａは、
たとえば扇形、Ｔ字形の平面パターンのように、
実質的にその先端部のみが幅広にされても良い。
この場合でも、ワイヤループの不所望な形状を無
くすることができる。
［利用分野］ 以上の説明では主として本発明者によつてなさ
れた発明をその利用分野である、いわゆる樹脂封
止型の半導体装置に適用した場合について説明し
たが、これに限定されるものではなく、たとえば
低融点ガラス等を封止材として用いた気密封止型
の半導体装置に適用しても有効な技術である。
【図面の簡単な説明】
第１図は本発明の実施例１であるリードフレー
ムを示す拡大部分平面図、第２図は実施例１のリ
ードフレームの全体を示す平面図、第３図は実施
例１のリードフレームを用いた半導体装置を示す
全体断面図、第４図はボンデイング時のリードフ
レームおよびその周辺の断面図、第５図はボンデ
イング時のリードフレームの平面図、第６図は本
発明の実施例２であるリードフレームを示す拡大
部分平面図である。 １……リードフレーム、２……枠部、３……リ
ード、４……タイバー、５……タブ、６……タブ
吊りリード、７，７ａ……インナーリード、８…
…ペレツト、９……結合材、１０……ワイヤ、１
０ａ……溶融ボール部、１０ｂ……ワイヤ他端部
分、１１……パツド、１２……エポキシ樹脂、２
１……半導体装置、４１……リードフレーム、４
７，４７ａ……インナーリード。

Claims (1)

  1. 【特許請求の範囲】 １ 四角形状のペレツト装着用タブと、前記四角
    形状のペレツト装着用タブの周縁部を取り囲むよ
    うに、該ペレツト装着用タブの周縁部から離間さ
    れて設けられた枠部と、前記四角形状のペレツト
    装着用タブの実質的な隅部と前記枠部との間を接
    続するタブ吊りリードと、前記枠部からタブの近
    傍に延設された複数のインナーリードとを有する
    リードフレームであつて、前記タブ吊りリードに
    隣設されたインナーリードが他のインナーリード
    よりも少なくともその先端の幅が大となるように
    形成されていることを特徴とするリードフレー
    ム。 ２ 前記タブ吊りリードに隣設されたインナーリ
    ードが他のインナーリードよりもさらに前記タブ
    に近接する位置まで延設されていることを特徴と
    する特許請求の範囲第１項記載のリードフレー
    ム。 ３ 四角形状のタブと、該タブの実質的な隅部か
    ら外方に延在するタブ吊りリードと、前記タブに
    装着された半導体ペレツトと、前記タブの近傍ま
    で延設されたインナーリードとを有し、前記半導
    体ペレツトにおけるパツド電極と前記タブの近傍
    まで延設されたインナーリードとがボンデイング
    ワイヤにより電気的に接続された状態で樹脂封止
    されてなる半導体装置であつて、前記タブ吊りリ
    ードに隣設されたインナーリードが他のインナー
    リードよりも少なくともその先端の幅が大となる
    ように形成されていることを特徴とする半導体装
    置。 ４ 前記タブ吊りリードに隣設されたインナーリ
    ードが他のインナーリードよりもさらに前記タブ
    に近接する位置まで延設されていることを特徴と
    する特許請求の範囲第３項記載の半導体装置。
JP60221832A 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置 Granted JPS6281738A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60221832A JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置
KR1019860007396A KR950000205B1 (ko) 1985-10-07 1986-09-04 리이드 프레임 및 이를 사용한 반도체 장치
US07/283,842 US4951120A (en) 1985-10-07 1988-12-13 Lead frame and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60221832A JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPS6281738A JPS6281738A (ja) 1987-04-15
JPH0455341B2 true JPH0455341B2 (ja) 1992-09-03

Family

ID=16772889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60221832A Granted JPS6281738A (ja) 1985-10-07 1985-10-07 リ−ドフレ−ムおよびそれを用いた半導体装置

Country Status (3)

Country Link
US (1) US4951120A (ja)
JP (1) JPS6281738A (ja)
KR (1) KR950000205B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置
EP0446410B1 (en) * 1990-03-13 1999-12-22 Sumitomo Electric Industries, Ltd. Optical module and process of producing the same
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
JPH04213867A (ja) * 1990-11-27 1992-08-04 Ibiden Co Ltd 電子部品搭載用基板フレーム
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2714335B2 (ja) * 1992-12-16 1998-02-16 株式会社東芝 半導体装置
US5322207A (en) * 1993-05-03 1994-06-21 Micron Semiconductor Inc. Method and apparatus for wire bonding semiconductor dice to a leadframe
US5350106A (en) 1993-05-07 1994-09-27 Micron Semiconductor, Inc. Semiconductor wire bonding method
JP2542795B2 (ja) * 1994-09-22 1996-10-09 九州日本電気株式会社 樹脂封止型半導体装置
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
US5611478A (en) * 1996-03-11 1997-03-18 National Semiconductor Corporation Lead frame clamp for ultrasonic bonding
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
JP2000082717A (ja) * 1998-09-07 2000-03-21 Shinkawa Ltd ワイヤボンディング方法
US6847099B1 (en) * 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP2006210862A (ja) * 2004-12-27 2006-08-10 Toshiba Corp 半導体用リードフレーム、メモリカードおよび半導体装置
US7466516B2 (en) * 2005-01-28 2008-12-16 Hitachi Global Storage Technologies Netherlands B.V. Lead configuration for reduced capacitive interference in a magnetic read/write head

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (ja) * 1970-12-17 1972-06-20
JPS5431470U (ja) * 1977-08-05 1979-03-01
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPS5648161A (en) * 1979-09-26 1981-05-01 Nec Kyushu Ltd Lead frame for semiconductor device
JPS5674948A (en) * 1979-11-22 1981-06-20 Hitachi Ltd Lead structure of semiconductor device
JPS56116654A (en) * 1980-02-20 1981-09-12 Nec Corp Manufacturing of lead frame for semiconductor device
JPS5758777U (ja) * 1980-09-24 1982-04-07
JPS5861654A (ja) * 1981-10-09 1983-04-12 Toshiba Corp 半導体装置
JPS58142554A (ja) * 1982-02-19 1983-08-24 Hitachi Ltd リ−ドフレ−ム
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
JP2559364B2 (ja) * 1985-07-12 1996-12-04 株式会社日立製作所 半導体装置用リ−ドフレ−ム
JPS6281738A (ja) * 1985-10-07 1987-04-15 Hitachi Micro Comput Eng Ltd リ−ドフレ−ムおよびそれを用いた半導体装置

Also Published As

Publication number Publication date
KR870004509A (ko) 1987-05-11
US4951120A (en) 1990-08-21
JPS6281738A (ja) 1987-04-15
KR950000205B1 (ko) 1995-01-11

Similar Documents

Publication Publication Date Title
US6222258B1 (en) Semiconductor device and method for producing a semiconductor device
KR930004246B1 (ko) 수지밀봉형 반도체장치
JP2001313363A (ja) 樹脂封止型半導体装置
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JPH0321047A (ja) カプセル封じされた半導体パツケージ
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
JPH08111491A (ja) 半導体装置
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP3638750B2 (ja) 半導体装置
JP3150253B2 (ja) 半導体装置およびその製造方法並びに実装方法
JP2586835B2 (ja) 半導体集積回路
JP2954110B2 (ja) Ｃｓｐ型半導体装置及びその製造方法
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JPS60167454A (ja) 半導体装置
JPH07161876A (ja) 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型
US5606204A (en) Resin-sealed semiconductor device
JPH0817870A (ja) 半導体装置
JP2681145B2 (ja) 樹脂封止半導体装置
JPH0855856A (ja) 半導体装置とその製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP3358697B2 (ja) 半導体パッケージ
JP2001007271A (ja) 半導体装置及びその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term