JPH02189620A - ダウンサンプリング回路 - Google Patents
ダウンサンプリング回路Info
- Publication number
- JPH02189620A JPH02189620A JP1060689A JP1060689A JPH02189620A JP H02189620 A JPH02189620 A JP H02189620A JP 1060689 A JP1060689 A JP 1060689A JP 1060689 A JP1060689 A JP 1060689A JP H02189620 A JPH02189620 A JP H02189620A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サンプリングデータのサンプリング周波数変
換装置に関し、特に、ディジタルフィルターを通し、間
引きを行なうダウンサンプリング回路に関する。
換装置に関し、特に、ディジタルフィルターを通し、間
引きを行なうダウンサンプリング回路に関する。
第３図に一般的なディジタルフィルターのブロック図を
示す。
示す。
第４図に従来の技術であるディジタルフィルターを通し
たダウンサンプリング回路の構成図を示す。
たダウンサンプリング回路の構成図を示す。
第３図に示すように、−船釣なディジタルフィルターは
、現在のサンプリングデータから数サンプル過去のサン
プリングデータまで、それぞれのフィルター係数を掛け
て、それを累積することにより出力を求める積和の形を
している。それをダウンサンプリングするために、出力
データの間引きを行なう。
、現在のサンプリングデータから数サンプル過去のサン
プリングデータまで、それぞれのフィルター係数を掛け
て、それを累積することにより出力を求める積和の形を
している。それをダウンサンプリングするために、出力
データの間引きを行なう。
第４図に示した従来の技術であるダウンサンプリング回
路を説明する。始めに、フィルター処理の部分である。
路を説明する。始めに、フィルター処理の部分である。
入力信号４１が入力されると同時に遅延回路４５の各デ
ータは、次の遅延回路４５に転送される。次に係数発生
回路４６によって順次出力するフィルター係数と遅延回
路４５によって保持された各サンプリングデータが選択
回路４７により選択され乗算器４３によって乗算される
。
ータは、次の遅延回路４５に転送される。次に係数発生
回路４６によって順次出力するフィルター係数と遅延回
路４５によって保持された各サンプリングデータが選択
回路４７により選択され乗算器４３によって乗算される
。
遅延回路４５の初期値は０である。順次乗算された各デ
ータは、加算器４４によって累積され、初期化回路５０
を通り、データ保持回路４８に保持される。初期化回路
５１の出力は、通常、入力をそのまま出力するが、フィ
ルターの次数分繰り返すと同時に０が出力され、１入力
データのフィルター処理が終了する。フィルター処理に
よって得られたデータを、得ようとするサンプリングの
タイミングで開くゲートを通すことにより、任意の周波
数にダウンサンプリングする。
ータは、加算器４４によって累積され、初期化回路５０
を通り、データ保持回路４８に保持される。初期化回路
５１の出力は、通常、入力をそのまま出力するが、フィ
ルターの次数分繰り返すと同時に０が出力され、１入力
データのフィルター処理が終了する。フィルター処理に
よって得られたデータを、得ようとするサンプリングの
タイミングで開くゲートを通すことにより、任意の周波
数にダウンサンプリングする。
上述した従来のディジタルフィルターを通したダウンサ
ンプリング回路は、フィルターの次数が大きくなると、
フィルターの次数が大きくなる分だけ過去のサンプリン
グデータを保持する遅延回路が必要となりハードウェア
の規模が大きくなる問題点がある。さらに構成上、出力
には関係ない間引きを行なうデータに対しても計算を行
なうので、回路の動作を速くしなければならなく、計算
電力が大きくなる問題点がある。
ンプリング回路は、フィルターの次数が大きくなると、
フィルターの次数が大きくなる分だけ過去のサンプリン
グデータを保持する遅延回路が必要となりハードウェア
の規模が大きくなる問題点がある。さらに構成上、出力
には関係ない間引きを行なうデータに対しても計算を行
なうので、回路の動作を速くしなければならなく、計算
電力が大きくなる問題点がある。
上述した従来のダウンサンプリング回路に対し、ひとつ
の入力データが入力した時点で、出力に影響する計算を
次の入力データが入力される前に計算を行なう手段と、
出力に必要な累積データの保持回路を備えることで、フ
ィルター処理に必要な遅延回路が不要となる点が異なる
。
の入力データが入力した時点で、出力に影響する計算を
次の入力データが入力される前に計算を行なう手段と、
出力に必要な累積データの保持回路を備えることで、フ
ィルター処理に必要な遅延回路が不要となる点が異なる
。
本発明であるダウンサンプリング回路は、フィルターの
係数発生回路と、サンプリングデータとの乗算を行なう
乗算器と、その結果を累積する加算器と、その累積デー
タを保持するデータ保持回路を有する。
係数発生回路と、サンプリングデータとの乗算を行なう
乗算器と、その結果を累積する加算器と、その累積デー
タを保持するデータ保持回路を有する。
第１図は、本発明であるダウンサンプリング回路の一実
施例を示したブロック図である。６４ＫＨｚのサンプリ
ングデータを１／８の８ＫＨｚに１６次のフィルターを
通しながらダウンサンプリングする回路の例である。
施例を示したブロック図である。６４ＫＨｚのサンプリ
ングデータを１／８の８ＫＨｚに１６次のフィルターを
通しながらダウンサンプリングする回路の例である。
第２図は、入出力のタイミングを示した図である。Ｘが
入力、Ｙが出力、αがフィルター係数を示す。Ｘ、Ｙの
添え字は、時間の経過を示し、αの添え字は、フィルタ
ーの次数を示す。
入力、Ｙが出力、αがフィルター係数を示す。Ｘ、Ｙの
添え字は、時間の経過を示し、αの添え字は、フィルタ
ーの次数を示す。
第２図のように、入力データＸｏは、出力データＹ−１
とＹＯの、ふたつの出力に影響する。
とＹＯの、ふたつの出力に影響する。
第１図と第２図を用い、本発明であるダウンサンプリン
グ回路の一実施例を説明する。まず始めに、入力信号Ｘ
Ｏについて次の出力である出力Ｙ−１を求めるために必
要な処理を行なう。入力データＸＯは係数発生回路１３
から出力される第１６次のフィルター係数α１６と乗算
器１４によって乗算される。その乗算結果とデータ保持
回路１７の値が加算器１５によって加算される。
グ回路の一実施例を説明する。まず始めに、入力信号Ｘ
Ｏについて次の出力である出力Ｙ−１を求めるために必
要な処理を行なう。入力データＸＯは係数発生回路１３
から出力される第１６次のフィルター係数α１６と乗算
器１４によって乗算される。その乗算結果とデータ保持
回路１７の値が加算器１５によって加算される。
データ保持回路１６とデータ保持回路１７の初期値は０
である。同時にデータ保持回路１６の値がデータ保持回
路１７に転送され、加算結果が初期化回路１９を通り、
データ保持回路１６に転送される。初期化回路１９の出
力は、通常、入力をそのまま出力するが、出力信号Ｙが
計算される周期で、０が出力される。
である。同時にデータ保持回路１６の値がデータ保持回
路１７に転送され、加算結果が初期化回路１９を通り、
データ保持回路１６に転送される。初期化回路１９の出
力は、通常、入力をそのまま出力するが、出力信号Ｙが
計算される周期で、０が出力される。
次に入力信号ＸＯについて出力ＹＯを求めるために必要
な処理を行なう。フィルター係数が違う以外は、始めの
処理と同じである。フィルター係数発生回路１３から出
力されるフィルター係数は、８次分ずらした第８次のフ
ィルター係数α８である。乗算器１４によって入力信号
と乗算される。
な処理を行なう。フィルター係数が違う以外は、始めの
処理と同じである。フィルター係数発生回路１３から出
力されるフィルター係数は、８次分ずらした第８次のフ
ィルター係数α８である。乗算器１４によって入力信号
と乗算される。
その乗算結果とデータ保持回路１７の値が加算器１５に
よって加算される。同時にデータ保持回路１６の値がデ
ータ保持回路１７に転送され、加算結果が初期化回路１
９を通り、データ保持回路１６に転送される。
よって加算される。同時にデータ保持回路１６の値がデ
ータ保持回路１７に転送され、加算結果が初期化回路１
９を通り、データ保持回路１６に転送される。
同様に、入力信号Ｘ１からＸ８まで、フィルター係数α
を、α１５からα７まで更新しながら、処理することに
より出力結果Ｙ−１が求まる。このとき、データ保持回
路１６のデータは、初期化回路１９により０に初期化さ
れ、データ保持回路１７には出力ＹＯを求めるために必
要な、累積データの中間結果が保持されている。さらに
、入力信号Ｘ８からＸ１５まで繰り返すと出力ＹＯが求
まる。このとき、データ保持回路１６のデータは、初期
化回路１９によりＯに初期化され、データ保持回路１７
には出力Ｙ１を求めるために必要な、累積データの中間
結果が保持されている。この処理を繰り返すことにより
、ディジタルフィルターを通した１／８のダウンサンプ
リングを行なうことができる。
を、α１５からα７まで更新しながら、処理することに
より出力結果Ｙ−１が求まる。このとき、データ保持回
路１６のデータは、初期化回路１９により０に初期化さ
れ、データ保持回路１７には出力ＹＯを求めるために必
要な、累積データの中間結果が保持されている。さらに
、入力信号Ｘ８からＸ１５まで繰り返すと出力ＹＯが求
まる。このとき、データ保持回路１６のデータは、初期
化回路１９によりＯに初期化され、データ保持回路１７
には出力Ｙ１を求めるために必要な、累積データの中間
結果が保持されている。この処理を繰り返すことにより
、ディジタルフィルターを通した１／８のダウンサンプ
リングを行なうことができる。
以上説明したように本発明は、ディジタルフィルターを
用いたダウンサンプリング回路において従来必要とされ
ていた遅延回路を削減することができ、ハードウェアの
規模を小さくすることができる。
用いたダウンサンプリング回路において従来必要とされ
ていた遅延回路を削減することができ、ハードウェアの
規模を小さくすることができる。
第１図は、本発明の一実施例を示すダウンサンプリング
回路の構成図、第２図は、本発明の一実施例を示した入
出力のタイミング図。第３図は、−船釣なフィルターの
ブロック図。第４図は、従来の技術であるダウンサンプ
リング回路の構成図である。 １１・・・・・・入力信号、１２・・・・・・出力信号
、１３・・・・・・フィルター係数発生回路、１４・・
・・・・乗算器、１５・・・・・・加算器、１６・・・
・・・ゲート、１７・・・・・・データ保持回路、１８
・・・・・・データ保持回路、１９・・・・・・初期化
回路、３１・・・・・・入力信号、３２・・・・・・出
力信号、３３・・・・・・乗算器、３４・・・・・・加
算器、３５・・・・・・遅延回路、４１・・・・・・入
力信号、４２・・・・・・出力信号、４３・・・・・・
乗算器、４４・・・・・・加算器、４５・・・・・・遅
延回路、４６・・・・・・フィルター係数発生回路、４
７・・・・・選択回路、４８・・・・・・データ保持回
路、４９・・・・・・ゲート、５０・・・・・・初期化
回路。 代理人 弁理士 内 原 背 方１図 ｘｏｔｔ２２１３ｒ（Ｘｊｘ＆ｘｑｔｌＩｔ１１１ｘｔ
／ｍｘｔ３ｕｌｘ／！ｘイｘｒｒ７Ｚδρマｘ５りｘｒ
ｔｍｘｔツ濾δａ７ａｌａ！ａｔａ３ａｒａ／ 比力Ｙ−ｆ 入力Ｘ 扁２１図
回路の構成図、第２図は、本発明の一実施例を示した入
出力のタイミング図。第３図は、−船釣なフィルターの
ブロック図。第４図は、従来の技術であるダウンサンプ
リング回路の構成図である。 １１・・・・・・入力信号、１２・・・・・・出力信号
、１３・・・・・・フィルター係数発生回路、１４・・
・・・・乗算器、１５・・・・・・加算器、１６・・・
・・・ゲート、１７・・・・・・データ保持回路、１８
・・・・・・データ保持回路、１９・・・・・・初期化
回路、３１・・・・・・入力信号、３２・・・・・・出
力信号、３３・・・・・・乗算器、３４・・・・・・加
算器、３５・・・・・・遅延回路、４１・・・・・・入
力信号、４２・・・・・・出力信号、４３・・・・・・
乗算器、４４・・・・・・加算器、４５・・・・・・遅
延回路、４６・・・・・・フィルター係数発生回路、４
７・・・・・選択回路、４８・・・・・・データ保持回
路、４９・・・・・・ゲート、５０・・・・・・初期化
回路。 代理人 弁理士 内 原 背 方１図 ｘｏｔｔ２２１３ｒ（Ｘｊｘ＆ｘｑｔｌＩｔ１１１ｘｔ
／ｍｘｔ３ｕｌｘ／！ｘイｘｒｒ７Ｚδρマｘ５りｘｒ
ｔｍｘｔツ濾δａ７ａｌａ！ａｔａ３ａｒａ／ 比力Ｙ−ｆ 入力Ｘ 扁２１図
Claims (1)
- 入力データをディジタルフィルターに通し、間引きによ
り周波数を変換するダウンサンプリング回路において、
周波数を変換する比率（処理前のサンプリング周波数／
処理後のサンプリング周波数）が、フィルターの次数よ
り小さい回路で、フィルターの係数発生回路と、サンプ
リングデータとフィルター係数の乗算を行なう乗算器と
、乗算結果を累積する加算器と、その累積データを保持
するデータ保持回路を有することを特徴とするダウンサ
ンプリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060689A JPH02189620A (ja) | 1989-01-18 | 1989-01-18 | ダウンサンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060689A JPH02189620A (ja) | 1989-01-18 | 1989-01-18 | ダウンサンプリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189620A true JPH02189620A (ja) | 1990-07-25 |
| JPH0585042B2 JPH0585042B2 (ja) | 1993-12-06 |
Family
ID=11754905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060689A Granted JPH02189620A (ja) | 1989-01-18 | 1989-01-18 | ダウンサンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189620A (ja) |
-
1989
- 1989-01-18 JP JP1060689A patent/JPH02189620A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0585042B2 (ja) | 1993-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Deng et al. | SVD-based design and new structures for variable fractional-delay digital filters | |
| US4393456A (en) | Digital filter bank | |
| JP2008017511A (ja) | 高精度及び高効率を有するディジタルフィルタ | |
| JPS6196817A (ja) | フイルタ− | |
| US4076960A (en) | CCD speech processor | |
| US4961160A (en) | Linear predictive coding analysing apparatus and bandlimiting circuit therefor | |
| JPH06350399A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JPH0585042B2 (ja) | ||
| JP3986457B2 (ja) | 入力信号推定方法、及び装置、入力信号推定プログラムならびにその記録媒体 | |
| US5265217A (en) | Optimal parametric signal processor for least square finite impulse response filtering | |
| JP2529229B2 (ja) | コサイン変換装置 | |
| JP3468677B2 (ja) | 周波数変換装置 | |
| JP2526990B2 (ja) | 非巡回形ダウンサンプリングフィルタ | |
| JPH06204798A (ja) | 非同期サンプリング周波数変換の補間方式 | |
| US5315687A (en) | Side fed superlattice for the production of linear predictor and filter coefficients | |
| US7290022B2 (en) | Method and filter arrangement for digital recursive filtering in the time domain | |
| US5237642A (en) | Optimal parametric signal processor | |
| JP2888916B2 (ja) | スペクトル分析方法及びその装置 | |
| JPH0773022A (ja) | ディジタル信号処理方法及びその装置 | |
| SU1124322A1 (ru) | Устройство дл решени линейных интегральных уравнений Вольтерры | |
| EP0259458B1 (en) | Optimal parametric signal processor with lattice basic cell | |
| US5251284A (en) | Optimal parametric signal processor with lattice basic cell | |
| JP2000048008A (ja) | 高速フーリエ変換を用いたデータ処理装置 | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ |