JPH06350399A - デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ - Google Patents
デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャInfo
- Publication number
- JPH06350399A JPH06350399A JP6008653A JP865394A JPH06350399A JP H06350399 A JPH06350399 A JP H06350399A JP 6008653 A JP6008653 A JP 6008653A JP 865394 A JP865394 A JP 865394A JP H06350399 A JPH06350399 A JP H06350399A
- Authority
- JP
- Japan
- Prior art keywords
- filtering
- signal
- filter
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 230000004044 response Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 15
- 238000012546 transfer Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H2017/0247—Parallel structures using a slower clock
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 デジタル・サンプリング信号の高分解能処理
を可能にする。 【構成】 入力信号Ｓ１及びクロック信号ＣＫが印加さ
れるフィルタ２の出力信号Ｓ２を、スイッチ３を介して
加算回路５へ直接印加し、また更に遅延回路４を介して
加算回路５へ印加する。
を可能にする。 【構成】 入力信号Ｓ１及びクロック信号ＣＫが印加さ
れるフィルタ２の出力信号Ｓ２を、スイッチ３を介して
加算回路５へ直接印加し、また更に遅延回路４を介して
加算回路５へ印加する。
Description
【０００１】
【産業上の利用分野】この発明は、高いダイナミック・
レンジを持つデジタル信号をそのサンプリング周波数の
狭い帯域までろ波する方法、及びこの方法によって得ら
れるようなデジタル・フィルタ・アーキテクチャに関す
るものである。この発明の利用分野は、特に再使用でき
ないリニア・フェーズ型のデジタル・フィルタ［これは
ＦＩＲ（有限性インパルス応答）フィルタとしても知ら
れている］に関するが、これだけに限定されず、以下の
説明は例示するのに都合の良い応用分野について行う。
レンジを持つデジタル信号をそのサンプリング周波数の
狭い帯域までろ波する方法、及びこの方法によって得ら
れるようなデジタル・フィルタ・アーキテクチャに関す
るものである。この発明の利用分野は、特に再使用でき
ないリニア・フェーズ型のデジタル・フィルタ［これは
ＦＩＲ（有限性インパルス応答）フィルタとしても知ら
れている］に関するが、これだけに限定されず、以下の
説明は例示するのに都合の良い応用分野について行う。
【０００２】
【従来の技術】周知のように、デジタル・フィルタは入
力サンプリング信号を他のサンプリング信号すなわち所
定の周波数応答特性を持つ出力信号に変換するデバイス
である。サンプリング信号とは、デジタル・フィルタの
精度すなわち分解能を決める所定数Ｎのビットを含むデ
ジタル・コードを意味すると理解されたい。デジタル・
フィルタは、主としてデジタル・オシロスコープ、スペ
クトル分析装置並びに音声及び映像信号処理装置（プロ
セッサ）に使用される。更に、そのようなデジタル・フ
ィルタの用途は、アナログ・フィルタに比べた多くの利
点を考慮に入れて絶えず開発されている。同じ機能のた
めに、事実、デジタル・フィルタは非常に狭い伝送帯を
得て且つ又、時間に対しても供給電力や動作温度の変動
についてもより安定している。
力サンプリング信号を他のサンプリング信号すなわち所
定の周波数応答特性を持つ出力信号に変換するデバイス
である。サンプリング信号とは、デジタル・フィルタの
精度すなわち分解能を決める所定数Ｎのビットを含むデ
ジタル・コードを意味すると理解されたい。デジタル・
フィルタは、主としてデジタル・オシロスコープ、スペ
クトル分析装置並びに音声及び映像信号処理装置（プロ
セッサ）に使用される。更に、そのようなデジタル・フ
ィルタの用途は、アナログ・フィルタに比べた多くの利
点を考慮に入れて絶えず開発されている。同じ機能のた
めに、事実、デジタル・フィルタは非常に狭い伝送帯を
得て且つ又、時間に対しても供給電力や動作温度の変動
についてもより安定している。
【０００３】現状では、デジタル・フィルタは、デジタ
ル乗算器及び加算器を使用する集積回路の形態で実施さ
れる。デジタル乗算器はいわゆる“ルックアップ・テー
ブル”型の不揮発性メモリ構造を含むように配設される
ことができ、入力サンプリング信号とフィルタ伝達関数
係数の乗算結果が記憶される。そのような構造は、例え
ばアイイーイーイー・ジャーナル・オブ・ソリッドステ
ート・サーキッツ（ＩＥＥＥ Ｊournal of Ｓolid−Ｓ
tate Ｃircuits）の第２５巻、第６号（１９９０年１２
月）に掲載された論文“３０−Ｍ サンプル／ｓ プロ
グラマブル・フィルタ・プロセッサ”及び本特許出願人
の出願したイタリア特許願第２２９５４−Ａ／８８に述
べられている。
ル乗算器及び加算器を使用する集積回路の形態で実施さ
れる。デジタル乗算器はいわゆる“ルックアップ・テー
ブル”型の不揮発性メモリ構造を含むように配設される
ことができ、入力サンプリング信号とフィルタ伝達関数
係数の乗算結果が記憶される。そのような構造は、例え
ばアイイーイーイー・ジャーナル・オブ・ソリッドステ
ート・サーキッツ（ＩＥＥＥ Ｊournal of Ｓolid−Ｓ
tate Ｃircuits）の第２５巻、第６号（１９９０年１２
月）に掲載された論文“３０−Ｍ サンプル／ｓ プロ
グラマブル・フィルタ・プロセッサ”及び本特許出願人
の出願したイタリア特許願第２２９５４−Ａ／８８に述
べられている。
【０００４】この従来技術には、多くの利点もあるが、
それでもまだ後述する欠点がある。もし“ｎ”が入力信
号をサンプリングするために使用されたビットの数なら
ば、“Ｎ”はフィルタ係数の全数でありそして“ｐ”は
サンプルと係数の乗算結果を記憶するのに要するビット
数であり、この場合のメモリ・サイズは２ｎＮｐであ
る。上記説明から明らかなように、デジタル・フィルタ
の分解能を上げるために入力信号のビット数をたとえ１
ビットでも増やすことは、メモリのサイズを２倍にする
ことを意味する。
それでもまだ後述する欠点がある。もし“ｎ”が入力信
号をサンプリングするために使用されたビットの数なら
ば、“Ｎ”はフィルタ係数の全数でありそして“ｐ”は
サンプルと係数の乗算結果を記憶するのに要するビット
数であり、この場合のメモリ・サイズは２ｎＮｐであ
る。上記説明から明らかなように、デジタル・フィルタ
の分解能を上げるために入力信号のビット数をたとえ１
ビットでも増やすことは、メモリのサイズを２倍にする
ことを意味する。
【０００５】
【発明が解決しようとする課題】改善されたフィルタ精
度や分解能が追求される時に、従来技術はメモリを大き
く拡張する必要を避けるためのどんな有効解決策ももた
らさなかった。この発明の基礎となる技術的課題は、デ
ジタル・サンプリング信号の高分解能処理を可能にする
ような機能上及び構成上の特色を持ち、これにより従来
技術の諸制限を打破するろ波方法及びデジタル・フィル
タを提供することである。
度や分解能が追求される時に、従来技術はメモリを大き
く拡張する必要を避けるためのどんな有効解決策ももた
らさなかった。この発明の基礎となる技術的課題は、デ
ジタル・サンプリング信号の高分解能処理を可能にする
ような機能上及び構成上の特色を持ち、これにより従来
技術の諸制限を打破するろ波方法及びデジタル・フィル
タを提供することである。
【０００６】
【発明の要約】この発明の基礎になる概念は、少なくと
も２つのろ波モード（すなわち少なくとも２種類の伝達
機能）を使用して入力信号をろ波し、且つ加算回路を使
用して各ろ波構造によって発生された２つの異なるデジ
タル出力を再構成する概念である。
も２つのろ波モード（すなわち少なくとも２種類の伝達
機能）を使用して入力信号をろ波し、且つ加算回路を使
用して各ろ波構造によって発生された２つの異なるデジ
タル出力を再構成する概念である。
【０００７】この概念に基づいて、技術的課題は上述し
たようなろ波方法によって解決され且つ特許請求の範囲
第１項の特徴部分に規定されている。技術的課題は又、
特許請求の範囲第７項に規定されたようなデジタル・フ
ィルタ・アーキテクチャによって解決される。
たようなろ波方法によって解決され且つ特許請求の範囲
第１項の特徴部分に規定されている。技術的課題は又、
特許請求の範囲第７項に規定されたようなデジタル・フ
ィルタ・アーキテクチャによって解決される。
【０００８】
【実施例】この発明のろ波方法の特色や利点は、添付図
面に例示したデジタル・フィルタ・アーキテクチャに関
する一実施例についての以下の詳細な説明からもっと容
易に明らかとなるだろう。
面に例示したデジタル・フィルタ・アーキテクチャに関
する一実施例についての以下の詳細な説明からもっと容
易に明らかとなるだろう。
【０００９】図面、特に図１は従来技術のデジタル信号
ろ波方法を説明するブロック図である。図において１は
デジタル・フィルタ・アーキテクチャであって、高いダ
イナミック・レンジををもつデジタル信号を、狭い帯域
フィルタ２を使用してろ波するのに有効である。基本的
には、このアーキテクチャ１は、少なくとも７ビットで
コード化されるデジタル信号Ｓで動作するようになって
おり、且つ所定個数のプログラマブル・デジタル・フィ
ルタ（ＰＦＰ）２を備える。このようなフィルタ２の構
造自体は周知で、例えば本特許出願人によるイタリア特
許願第２２９５４−Ａ１８８に述べられている。
ろ波方法を説明するブロック図である。図において１は
デジタル・フィルタ・アーキテクチャであって、高いダ
イナミック・レンジををもつデジタル信号を、狭い帯域
フィルタ２を使用してろ波するのに有効である。基本的
には、このアーキテクチャ１は、少なくとも７ビットで
コード化されるデジタル信号Ｓで動作するようになって
おり、且つ所定個数のプログラマブル・デジタル・フィ
ルタ（ＰＦＰ）２を備える。このようなフィルタ２の構
造自体は周知で、例えば本特許出願人によるイタリア特
許願第２２９５４−Ａ１８８に述べられている。
【００１０】各フィルタ２は、一定のサンプリング信号
ｘ（ｎ）を入力として、且つ所定の周波数応答特性を持
つ他のサンプリング信号ｙ（ｎ）を出力する。フィルタ
２はいわゆるリニア・フェーズＦＩＲ（有限性インパル
ス応答）型のものであって、これはそれぞれの個別時点
にて入力信号ｘ（ｎ）と出力信号ｙ（ｎ）が下記の関係
を持つことを意味する。
ｘ（ｎ）を入力として、且つ所定の周波数応答特性を持
つ他のサンプリング信号ｙ（ｎ）を出力する。フィルタ
２はいわゆるリニア・フェーズＦＩＲ（有限性インパル
ス応答）型のものであって、これはそれぞれの個別時点
にて入力信号ｘ（ｎ）と出力信号ｙ（ｎ）が下記の関係
を持つことを意味する。
【００１１】
【数１】
【００１２】式（１）から推論できるように、出力信号
ｙ（ｎ）は現在と過去の入力サンプルだけに依存する。
係数ａ（ｉ）は有限数Ｎであり且つフィルタ２のパルス
に対する応答から得ることができる。更に、フィルタ２
は、いわゆる伝達関数Ｈ（ｚ）によって同定され得る。
この伝達関数Ｈ（ｚ）は複素変数ｚの関数として表現さ
れ、且つ一連の入力サンプリング信号ｘ（ｎＴ）の変換
Ｚに対する一連の出力サンプリング信号ｙ（ｎＴ）の変
換Ｚの比Ｈ（ｚ）、として定義される。この伝達関数の
回路レベルでの演繹的推論によれば、フィルタ２を単一
のＰＦＰ集積回路として実施することを実際に可能と
し、もって各入力信号ｘ（ｎ）に対して式（１）で定め
られた出力信号ｙ（ｎ）を発生させる。
ｙ（ｎ）は現在と過去の入力サンプルだけに依存する。
係数ａ（ｉ）は有限数Ｎであり且つフィルタ２のパルス
に対する応答から得ることができる。更に、フィルタ２
は、いわゆる伝達関数Ｈ（ｚ）によって同定され得る。
この伝達関数Ｈ（ｚ）は複素変数ｚの関数として表現さ
れ、且つ一連の入力サンプリング信号ｘ（ｎＴ）の変換
Ｚに対する一連の出力サンプリング信号ｙ（ｎＴ）の変
換Ｚの比Ｈ（ｚ）、として定義される。この伝達関数の
回路レベルでの演繹的推論によれば、フィルタ２を単一
のＰＦＰ集積回路として実施することを実際に可能と
し、もって各入力信号ｘ（ｎ）に対して式（１）で定め
られた出力信号ｙ（ｎ）を発生させる。
【００１３】フィルタ２への信号入力はＡ0，・・・・
・Ａ7で表されるが、デジタル出力はＯ0・・・・・Ｏ15
で表される。都合の良いことには、アーキテクチャ１は
下記の式（２）
・Ａ7で表されるが、デジタル出力はＯ0・・・・・Ｏ15
で表される。都合の良いことには、アーキテクチャ１は
下記の式（２）
【００１４】ｍ＝２(d-n+1) （２）
【００１５】で表された多数のフィルタ２を含む。たゞ
し、ｄは入力信号中のビット数であり、そしてｎはフィ
ルタ２への入力ビット数である。
し、ｄは入力信号中のビット数であり、そしてｎはフィ
ルタ２への入力ビット数である。
【００１６】この発明を例示するために、現在望ましい
と考えられるが、これだけに限定されないフィルタ２の
例を参照されたい。このフィルタ２への変更は本発明方
法の特色を良く際立たせることができる。
と考えられるが、これだけに限定されないフィルタ２の
例を参照されたい。このフィルタ２への変更は本発明方
法の特色を良く際立たせることができる。
【００１７】この発明のアーキテクチャは各フィルタ２
の能力を利用して、フィルタ２の入力端子Ｃに印加され
る信号で選択されるべき異なる伝達関数に従って量子化
されるデジタル信号を扱う。
の能力を利用して、フィルタ２の入力端子Ｃに印加され
る信号で選択されるべき異なる伝達関数に従って量子化
されるデジタル信号を扱う。
【００１８】図５に示した実施例では、７ビットの入力
信号を考察する。式（２）から明らかなように、単一の
フィルタ２が必要であるが、図１の従来技術では４個必
要である。信号Ｓ１はフィルタ２の入力端子Ａ0〜Ａ6に
印加される。フィルタ２は、スイッチ３の入力側をアド
レス指定する１６ビットの信号Ｓ２を出力する。
信号を考察する。式（２）から明らかなように、単一の
フィルタ２が必要であるが、図１の従来技術では４個必
要である。信号Ｓ１はフィルタ２の入力端子Ａ0〜Ａ6に
印加される。フィルタ２は、スイッチ３の入力側をアド
レス指定する１６ビットの信号Ｓ２を出力する。
【００１９】この実施例ではフィルタ２から直接取り出
される信号Ｓ２の特徴は、フィルタ２のろ波区分Ａ（タ
イプ６、すなわち信号Ｃ＝５）によって行われた変換及
びろ波区分Ｂ（タイプ７、すなわち信号Ｃ＝６）によっ
て行われた変換を交互に表すことから成る。出力信号Ｓ
２は下記の式で表せる。
される信号Ｓ２の特徴は、フィルタ２のろ波区分Ａ（タ
イプ６、すなわち信号Ｃ＝５）によって行われた変換及
びろ波区分Ｂ（タイプ７、すなわち信号Ｃ＝６）によっ
て行われた変換を交互に表すことから成る。出力信号Ｓ
２は下記の式で表せる。
【００２０】
【数２】
【００２１】更に、変換の有効値はゼロ係数と交代し、
これによりフィルタ２の応答は図３と図４のように出現
する。
これによりフィルタ２の応答は図３と図４のように出現
する。
【００２２】スイッチ３には、加算回路５と遅延回路４
に交互に信号Ｓ３をアドレス指定するタスクが割り当て
られる。遅延回路４は、２つの伝達関数Ａ及びＢ（タイ
プ６及びタイプ７）のどちらかによりフィルタ２が信号
を処理するのに要する時間に等しい遅延時間を導入す
る。従って、加算回路５には、信号Ｓ１自体から発生さ
れたような信号Ｓ２とろ波機能Ａ，Ｂでそれぞれ変換さ
れたような信号Ｓ２とを加算することによって最終信号
を再構成するタスクが割り当てられる。
に交互に信号Ｓ３をアドレス指定するタスクが割り当て
られる。遅延回路４は、２つの伝達関数Ａ及びＢ（タイ
プ６及びタイプ７）のどちらかによりフィルタ２が信号
を処理するのに要する時間に等しい遅延時間を導入す
る。従って、加算回路５には、信号Ｓ１自体から発生さ
れたような信号Ｓ２とろ波機能Ａ，Ｂでそれぞれ変換さ
れたような信号Ｓ２とを加算することによって最終信号
を再構成するタスクが割り当てられる。
【００２３】クロック信号ＣＫは、ろ波モードを（ｃｉ
＝５からｃｉ＝６へ交互に）切り換え且つスイッチ３を
駆動するために使用される。スイッチ３からの出力信号
Ｓ３は下記の式（５）のようにフィルタ全伝達関数を表
す。
＝５からｃｉ＝６へ交互に）切り換え且つスイッチ３を
駆動するために使用される。スイッチ３からの出力信号
Ｓ３は下記の式（５）のようにフィルタ全伝達関数を表
す。
【００２４】
【数３】
【００２５】なお、多数の有効値は、２つの伝達関数の
各々の有効値の和に等しい。
各々の有効値の和に等しい。
【００２６】考察中の例では、フィルタ２の現実施例に
よって処理された対称信号のために、単一のフィルタ２
を使用して６３の有効値を得ることができる。通常、３
２を越えない係数（タイプ６，ｃｉ＝５→３１；タイプ
７，ｃｉ＝６→３２）を発生させることに注目された
い。図５の例におけるように、７ビットのコードを持つ
入力信号Ｓ１が選択され、これは式（１）により唯一の
フィルタ２しか要しないことを導き出す。
よって処理された対称信号のために、単一のフィルタ２
を使用して６３の有効値を得ることができる。通常、３
２を越えない係数（タイプ６，ｃｉ＝５→３１；タイプ
７，ｃｉ＝６→３２）を発生させることに注目された
い。図５の例におけるように、７ビットのコードを持つ
入力信号Ｓ１が選択され、これは式（１）により唯一の
フィルタ２しか要しないことを導き出す。
【００２７】更なる例示のために、入力信号が８ビット
である場合の例を図７に示し説明する。式（２）から分
かるように、図１に示した従来技術が４個のフィルタ２
を必要とするのに対し、こゝでは２個しか必要としな
い。もう少し詳しく説明すると、図７に示された構成は
図５を簡単化したものであって、こゝではフィルタ２の
特定機能が出力信号Ｓ２のタイミングに関係付けられる
ことに鑑みて、スイッチ３及び遅延回路４を省略でき
る。
である場合の例を図７に示し説明する。式（２）から分
かるように、図１に示した従来技術が４個のフィルタ２
を必要とするのに対し、こゝでは２個しか必要としな
い。もう少し詳しく説明すると、図７に示された構成は
図５を簡単化したものであって、こゝではフィルタ２の
特定機能が出力信号Ｓ２のタイミングに関係付けられる
ことに鑑みて、スイッチ３及び遅延回路４を省略でき
る。
【００２８】第１のフィルタ２がろ波Ａモード（タイプ
６，ｃｉ＝５）で定期的に作動し且つ第２のフィルタ２
がＢモード（タイプ７，ｃｉ＝６）でろ波するために定
期的に選択されるので、クロック信号ＣＫはもはやろ波
モード（ＡからＢ、すなわちタイプ６からタイプ７）の
切り換えのために使用されない。
６，ｃｉ＝５）で定期的に作動し且つ第２のフィルタ２
がＢモード（タイプ７，ｃｉ＝６）でろ波するために定
期的に選択されるので、クロック信号ＣＫはもはやろ波
モード（ＡからＢ、すなわちタイプ６からタイプ７）の
切り換えのために使用されない。
【００２９】
【発明の効果】上述したアーキテクチャ及びろ波方法
は、入力信号Ｓが７ビットでコード化されている場合に
特に利点がある。その場合、単一のフィルタで、極めて
短時間に高いろ波精度を充分に提供する。もちろん、入
力信号のための増大されたダイナミック・レンジは回路
の複雑さを付加するが、フィルタ２を備えた集積回路を
かなり低い価格で入手できることを見過すべきではな
い。従って、この発明のろ波方法は、設計及び生産の両
面ではるかに高価になる別な解決策に比べて、信頼性の
はっきりしている複数個の集積化されたフィルタを使用
させる点に主な利点がある。
は、入力信号Ｓが７ビットでコード化されている場合に
特に利点がある。その場合、単一のフィルタで、極めて
短時間に高いろ波精度を充分に提供する。もちろん、入
力信号のための増大されたダイナミック・レンジは回路
の複雑さを付加するが、フィルタ２を備えた集積回路を
かなり低い価格で入手できることを見過すべきではな
い。従って、この発明のろ波方法は、設計及び生産の両
面ではるかに高価になる別な解決策に比べて、信頼性の
はっきりしている複数個の集積化されたフィルタを使用
させる点に主な利点がある。
【図１】従来技術に係るデジタル信号をろ波する方法を
説明するブロック図である。
説明するブロック図である。
【図２】デジタル・フィルタの詳しいブロック図であ
る。
る。
【図３】第１の伝達関数のための、図２のフィルタの応
答を示す図である。
答を示す図である。
【図４】第２の伝達関数のための、図２のフィルタの応
答を示す図である。
答を示す図である。
【図５】この発明を実施したデジタル・フィルタ・アー
キテクチャのブロック図である。
キテクチャのブロック図である。
【図６】この発明に係るろ波構成の制御信号パターンを
示す図である。
示す図である。
【図７】この発明に係るデジタル・フィルタ・アーキテ
クチャの他の実施例を示すブロック図である。
クチャの他の実施例を示すブロック図である。
２ フィルタ ３ スイッチ ４ 遅延回路 ５ 加算回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 17/02 Ｌ 7037−5Ｊ Ｇ０６Ｆ 15/31 Ｄ 9194−5Ｌ Ｈ０３Ｈ 17/06 Ａ 7037−5Ｊ 21/00 7037−5Ｊ (72)発明者 アレッサンドロ・クレモネーシ イタリア国、20079 エッセ・アンジェ ロ・ロディジャーノ、ヴィア・カブリーニ 89
Claims (10)
- 【請求項１】 高いダイナミック・レンジを持つデジタ
ル信号をろ波する方法であって、 少なくとも２つの異なるろ波モードないし動作により入
力信号(S1)をサンプリングするステップと、 各ろ波動作からのデジタル出力を加算することによって
出力信号(S2)を再構成するステップと、 を含むことを特徴とするろ波方法。 - 【請求項２】 前記サンプリング・ステップが１個以上
のプログラマブル・フィルタ(2)を使って行われること
を特徴とする請求項１のろ波方法。 - 【請求項３】 パルスに対する応答の有効サンプル間に
ゼロ値が挿入されることを特徴とする請求項１のろ波方
法。 - 【請求項４】 前記プログラマブル・フィルタ(2)は、
全ての可能な入力値と、行われたろ波モードの各々のた
めパルスに対する応答に関連させられた係数との乗算結
果を含むことを特徴とする請求項１のろ波方法。 - 【請求項５】 使用された種々のろ波モードに従ってろ
波された信号は、時々、時分割でさえ、前記プログラマ
ブル・フィルタ(2)の出力側に供給されることを特徴と
する請求項１のろ波方法。 - 【請求項６】 種々のろ波動作中にろ波された信号は、
適切な調整後に加算されて、フィルタ全ろ波作用の全結
果を供給することを特徴とする請求項１のろ波方法。 - 【請求項７】 少なくとも１個のプロセッサと、デジタ
ル・サンプリング信号(S1)が入力されると、これを、所
定の周波数応答特性を持つ出力信号(S2)に変換するため
の記憶構造とを備えた型式のデジタル・フィルタ・アー
キテクチャにおいて、前記入力信号(S1)を複数の個別ろ
波モードでサンプリングするように動作することを特徴
とするデジタル・フィルタ・アーキテクチャ。 - 【請求項８】 前記記憶構造は、全ての可能な入力値
と、各ろ波モードのための入力パルスに対する応答に関
連させられた係数との積を含み且つ選択されたろ波シー
ケンスに従って周期的にアドレス決定されるルックアッ
プ・テーブルであることを特徴とする請求項７のデジタ
ル・フィルタ・アーキテクチャ。 - 【請求項９】 制御信号のレート及び前記記憶構造への
アドレス決定は、前記入力信号のレートのｎ倍である
（たゞし、ｎは１個の同一プムログラム・フィルタによ
って行われるべきろ波動作の数である。）ことを特徴と
する請求項７のデジタル・フィルタ・アーキテクチャ。 - 【請求項１０】 全フィルタ応答を行うために加算回路
へ印加されて通されるろ波モードに従い、適当な遅延回
路を使用して、前記プログラム・フィルタの出力が調整
されることを特徴とする請求項７のデジタル・フィルタ
・アーキテクチャ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT93830031.6 | 1993-01-29 | ||
| EP93830031A EP0608664B1 (en) | 1993-01-29 | 1993-01-29 | Method of filtering high resolution digital signals and corresponding architecture of digital filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350399A true JPH06350399A (ja) | 1994-12-22 |
| JP3320542B2 JP3320542B2 (ja) | 2002-09-03 |
Family
ID=8215112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00865394A Expired - Fee Related JP3320542B2 (ja) | 1993-01-29 | 1994-01-28 | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5594677A (ja) |
| EP (1) | EP0608664B1 (ja) |
| JP (1) | JP3320542B2 (ja) |
| DE (1) | DE69324789T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0813301A1 (en) * | 1996-06-10 | 1997-12-17 | TOSHIBA Electronics Europe GmbH | Adaptive digital filter |
| US6000834A (en) * | 1997-08-06 | 1999-12-14 | Ati Technologies | Audio sampling rate conversion filter |
| TW417082B (en) * | 1997-10-31 | 2001-01-01 | Yamaha Corp | Digital filtering processing method, device and Audio/Video positioning device |
| US6898281B1 (en) | 2000-01-05 | 2005-05-24 | Lucent Technologies Inc. | System and method for filtering echo/NEXT signal interferrence |
| EP3361269B1 (en) * | 2017-02-10 | 2022-03-30 | Rohde & Schwarz GmbH & Co. KG | Dynamic measuring system and method for probing a dynamic data signal |
| RU2710295C1 (ru) * | 2018-11-06 | 2019-12-25 | Акционерное Общество "Концерн "Океанприбор" | Активный RC-фильтр нижних частот |
| RU2697944C1 (ru) * | 2019-02-25 | 2019-08-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Полосовой фильтр второго порядка с независимой подстройкой основных параметров |
| RU2701038C1 (ru) * | 2019-02-27 | 2019-09-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Полосовой фильтр на двух операционных усилителях с независимой подстройкой основных параметров |
| RU2704530C1 (ru) * | 2019-03-07 | 2019-10-29 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Широкополосный полосовой фильтр с независимой подстройкой частоты полюса, затухания полюса и коэффициента передачи |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2095067B (en) * | 1981-03-12 | 1984-10-03 | Standard Telephones Cables Ltd | Digital filter arrangement |
| JPS5952911A (ja) * | 1982-09-20 | 1984-03-27 | Nec Corp | トランスバ−サル・フイルタ |
| US4703447A (en) * | 1985-04-05 | 1987-10-27 | The Grass Valley Group, Inc. | Mixer controlled variable passband finite impulse response filter |
| GB8511835D0 (en) * | 1985-05-10 | 1985-06-19 | British Telecomm | Adaptive digital filter |
| JP2639543B2 (ja) * | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | デジタル・フィルタ装置 |
| US4872127A (en) * | 1988-01-07 | 1989-10-03 | Magnetek, Inc. | Ripple rejection filter |
| JP2870756B2 (ja) * | 1988-04-20 | 1999-03-17 | 株式会社リコー | 空間フィルタ画像処理装置 |
| SE467680B (sv) * | 1990-12-19 | 1992-08-24 | Johan Hellgren | Digital filterbank med minskad effektfoerbrukning |
| JP2968350B2 (ja) * | 1991-01-11 | 1999-10-25 | 三菱電機株式会社 | 直交変調回路 |
| US5339264A (en) * | 1992-07-27 | 1994-08-16 | Tektronix, Inc. | Symmetric transposed FIR digital filter |
| MY111506A (en) * | 1992-07-29 | 2000-07-31 | Thomson Consumer Electronics Inc | Fir filter apparatus for processing of time division multiplexed signals |
| US5388062A (en) * | 1993-05-06 | 1995-02-07 | Thomson Consumer Electronics, Inc. | Reconfigurable programmable digital filter architecture useful in communication receiver |
| US5379242A (en) * | 1993-09-01 | 1995-01-03 | National Semiconductor Corporation | ROM filter |
-
1993
- 1993-01-29 DE DE69324789T patent/DE69324789T2/de not_active Expired - Fee Related
- 1993-01-29 EP EP93830031A patent/EP0608664B1/en not_active Expired - Lifetime
-
1994
- 1994-01-28 JP JP00865394A patent/JP3320542B2/ja not_active Expired - Fee Related
- 1994-01-28 US US08/189,271 patent/US5594677A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69324789T2 (de) | 1999-09-16 |
| EP0608664B1 (en) | 1999-05-06 |
| DE69324789D1 (de) | 1999-06-10 |
| US5594677A (en) | 1997-01-14 |
| EP0608664A1 (en) | 1994-08-03 |
| JP3320542B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| US4972356A (en) | Systolic IIR decimation filter | |
| JPH06350399A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| JPH036689B2 (ja) | ||
| JPH07202633A (ja) | ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器 | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| JP3394080B2 (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| JPH08204506A (ja) | 補間回路および補間方式 | |
| US6625628B1 (en) | Method and apparatus for digital filter | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| JPH0590897A (ja) | オーバーサンプリングフイルタ回路 | |
| JP3258938B2 (ja) | デシメーションフィルタ | |
| US7002997B2 (en) | Interpolation filter structure | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| JPH0716145B2 (ja) | ディジタルトランスバーサルフィルタ | |
| JP2628506B2 (ja) | ディジタルフィルタ | |
| US20050108311A1 (en) | Method and filter arrangement for digital recursive filtering in the time domain | |
| SU898592A1 (ru) | Цифровой фильтр | |
| JPH06112769A (ja) | ディジタルフィルタ | |
| JPH09116388A (ja) | 有限長インパルス応答フイルタ、デイジタル信号処理装置及びデイジタル信号処理方法 | |
| JPH0625055Y2 (ja) | デジタルフイルタ | |
| JPH06152330A (ja) | ディジタルフィルター | |
| SU1415429A1 (ru) | Многоканальный цифровой фильтр | |
| JP2590292B2 (ja) | 切換型ｉｉｒフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |