JPH02189632A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は、マイクロプログラム制御により作動する情報
処理装置に関する。

〔従来の技術〕

従来、ユーザ先のシステムでＯ８運用中に切り離せない
装置のマイクロブ［］グラムにバッチを適用する場合、
次のような手段を使っていた。

ｉ、　　ｏｓを一旦停止させ、目的とするマイクロプロ
グラムにバッチを適用してから再びＯ８を立上げる。

２、　バッチするマイクロ命令が以下に示す例のような
場合、サービスブ［１セツサがサポートとしているデバ
ッグツールを使用する。

（イ）１つのマイクロ命令だけのとき （ロ）複数のマイクロ命令だが、各々が一連のシーケン
スとしてのつながりがなく互いに１のイベント中に２命
令以上存在しないとき。

ここでいうデパックツールの一例として次のようなツー
ルがある。コンソールからの人手入力により指示された
ＣＳアドレス、書き換えるマイクロ命令のイメージをサ
ービスプロ・セッサが受取り、主記憶上に展開する。そ
して、サービスプロセッサがその旨を対象装置に通知す
ると、その装置は自身のマイクロプログラムにより、主
記憶上から、展開されたデータを引き取り、指定された
ＣＳアドレスのマイクロ命令を指定されたイメージで書
き換える。このとき−度に処理できるマイクロ命令は１
命令である。

〔発明が解決しようとする課題〕

上述した従来技術には、次のような欠点がある。

第１に、サービスプロセッサがデバッグツールをサポー
トしていない場合、Ｏ８を一旦停止させなければならな
い。また、システムがデュアルで運用されている場合で
も、片系のＣＰＵや入出力処理装置を切り離すことによ
り性能が低下する。

第２に、サービスプロセッサがデバッグツールをサポー
トしている場合でも、バッチするマイクロ命令が複数あ
り、それらが一連のシーケンスとしてつながりがあると
きは、１つのマイクロ命令を書き換えてから、バッチす
べき全マイクロ命令を書き換えるまでの間に、既に書き
換えられたマイクロ命令が実行されると、マイクロプロ
グラムのシーケンスが乱れる。

以上のように、Ｏ８運用中に切り離すことができない装
置のマイクロプログラムにバッチを適用できるのは、バ
ッチが１つのマイクロ命令だけのとき、または複数ある
マイクロ命令が互いに１つのイベント中に２命令以上存
在しないときだけである。

（課題を解決するための手段） 本発明の情報処理装置は、 本来のマイクロプログラムが格納される第１の制御記憶
と同じ容量をもち、マイクロ命令の一部に該マイクロ命
令が書き換え用であることを表す書き換えフラグを持つ
２次マイクロ命令が複数個格納される第２の制御記憶と
、 サービスプロセッサからの指示でセットされる書き換え
開始フラグと、 実行中のマイクロ命令と同じアドレスに相当する前記２
マイクロ命令゛を第２の制御記憶から読出す手段と、 前記２次マイクロ命令における前記書き換えフラグと前
記書き換え開始フラグとが共に有効なとき、第１の制御
記憶内のマイクロ命令を該２次マイクロ命令で書き換え
ると同時に、該２次マイクロ命令を実行する手段と、 サービスプロセッサからの指示で書き換えフラグがセッ
トされたマイクロ命令の数と第２の制御記憶から読出さ
れｒ：　、ｉき換えビットが有効なマイクロ命令の数が
一致すると書き換え開始フラグを無効にするカウント値
制御手段とを有している。

〔作用〕

本発明は、本来のマイクロプログラムを格納する第１の
制御記憶（Ｃ８）と同じ容量をもつ第２のＣＳｔ、：書
き換え用マイクロ命令を複数個を格納し、書き換えるべ
きＣＳアドレスのマイクロ命令を実行するとき、第１の
Ｃ８のマイクロプログラムを第２のＣ８のマイクロ命令
で書き換えると同時に第２のＣ８の上記マイクロ命令を
実行するようにしたものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の情報処理装置の一実施例の構成を示す
ブロック図、第２図は対象装置２０４内の第２のＣ８１
０４に書き換え用マイクロ命令を格納するときのデータ
および通信の流れを示すブロック図、第３図はサービス
プロセッサ２０２がコンソール２０１から受は取ったＣ
Ｓアドレス。

書き換え用マイクロ命令を主記憶２０３上に展開すると
ぎのデータフォーマットを示す図、第４図は第２のＣ８
１０４内の書き換えマイクロ命令で第１のＣ８１０１の
マイクロ命令を書き換えるときのタンミングヂャートで
ある。

Ｃ３１０１には本来のマイクロプログラムが格納される
。アドレスレジスタ１０２は、Ｃ８１０１のアドレスを
保持する。ＣＳレジスタ１０３はＣ８１０１から読出さ
れたマイクロ命令を保持する。Ｃ８１０４には書き換え
用のマイクロ命令が複数個格納される。アドレスレジス
タ１０５はＣ８１０４のアドレスを保持する。ＣＳレジ
スタ１０６は、Ｃ８１０４から読出された書き換え用マ
イクロ命令を保持する。アドレス制御回路１０７はセレ
クタ１０８から送出される実行中のマイクロ命令の命令
シーケンス制御部およびネキストアドレス部を受信して
、次に実行すべきマイクロ命令のアドレスを生成する。

セレクタ１０８は、ＣＳレジスタ１０３とＣＳレジスタ
１０６からのマイクロ命令を受信し、アンド回路１１４
の出力が“Ｏ″であればＣＳアドレスレジスタ１０３の
出力を選択し、′１”であればＣＳアドレスレジスタ１
０６の出力を選択し、マイクロ命令実行部およびアドレ
ス制御回路１０７へ送出する。セレクタ１０９はアドレ
ス制御回路１０７とメモリリードレジスタ１１３から送
出されるＣＳアドレスを受信し、重き換え開始フラグ１
１２が“０″であればメモリリードレジスタ１１３の上
位ビットを、１″であればアドレス制御回路１０７の出
力を選択し、アドレスレジスタ１０５へ送出する。カウ
ンタ値制御回路１１０はサービスプロセッサ２０２から
書き換えマイクロ命令設定の通信を受信する度にカウン
タ値を＋１し、ＣＳレジスタ１０６に言き挨えビット１
１４が有効であるマイクロ命令が読出される度に上記カ
ウンタ値を−１して上記カウンタ値がパ０”になったと
き書き換え開始フラグ１１２にカウンタｆＩＯ信号１１
５を送出する。書き換えビット１１１はそのマイクロ命
令が書き換え用のマイクロ命令であることを表示するビ
ットである。書き換え開始フラグ１１２はＣ３ｌＯＩの
マイクロ命令をＣ３１０４のマイクロ命令で棗き換えを
開始するときにサービスブ［１セツサ２０２からの指示
によりセットされ、カウンタ値Ｏ信号１１５によってリ
セットされるＦ／Ｆである。メモリリードレジスタ１１
３は主記憶２０３から読出されたデータを保持し、セレ
クタ１０９およびＣ８１０４へ送出するレジスタである
。アンド回路１１４はＣＳレジスタ１０６内の書き換え
ビット１１１と書き換え開始フラグ１１２の値をアンド
した結果をセレクタ１０８へはセレクト信号として、Ｃ
８１０１へはライトイネーブル信号１１６として送出す
る。

次に、Ｃ８１０４に書き換え用マイクロ命令を格納する
動作について第２図および第３図を用いて詳細に説明す
る。

最初に、書き換えるＣ８のアドレスおよびマイクロ命令
のイメージをコンソール２０１から人手入力で指示する
。サービスプロセッサ２０２はそのデータを受は取り、
主記憶２０３に展開する。

主記憶２０３上には第３図に示すようなフォートで展開
される。そして、サービスブ【１セツ９２０２は、主記
憶２０３上に書き換えマイクロ命令が準備されたことを
対象装置２０４へ通知する。上記通知を受けた対象装置
２０４は主記憶２０３からデータ引き取り、Ｃ８１０４
内の指定されてアドレスに書き換えマイクロ命令を格納
し、それが完了したことをサービスプ［１セツサ２０２
へ通知する。以上の動作を書き換えるマイクロ命令の数
だけ繰り返す。

次に、Ｃ８１０１内のマイクロ命令をＣ３ＩＯ４内のマ
イクロ命令で書き換えるきの動作を第１図を参照して詳
細に説明する。ここで、Ｃ８１０４には書き換え用マイ
クロ命令が既に格納されており、カンウタ値制御回路１
１０はＣ３１０４に取り込んだマイクロ命令の数を保持
している状態とする。

最初に、サービスプロセッサ２０２からの指示で書き換
え開始フラグ１１２をセットする。このときセレクタ１
０９は選択肢をメモリリードレジスタ１１３の出力から
アドレス制御回路１０７の出力に切換える。これ以降ア
ドレスレジスタ１０５にはアドレスレジスタ１０２と同
様に実行中のマイクロ命令のアドレスがセットされる。

そして書き換え用マイクロ命令に対応するアドレスに命
令シーケンスが移行したとき、ＣＳレジスタ１０６に書
ぎ換え用マイクロ命令が読出されるので、書き換えビッ
ト１１１が有効となり、アンド回路１１４の出力が“０
″→“１”に変わる。次に、セレクタ１０８は選択肢を
ＣＳレジスタ１０３　ｂｓらＣＳレジスタ１０６に切り
換え、書き換え用マイクロ命令が実行されると同時にラ
イトイネーブル信号１１６によりＣ８１０１のマイクロ
命令が書き換え用マイクロ命令で置き替わる。そして書
き換えビット１１１によりカウンタ値制御回路１１０が
保持するカウンタ値が−・１される。以上の動作を第４
図のタイミングチャートで示す。

上記の動作を書き換え用マイクロ命令に対応するアドレ
スを実行する度に繰返し、Ｃ８１０４に格納された書き
換え用マイクロ命令の数だけ繰返したときカウンタｌａ
　Ｏ信＠１１５が有効となり、よき換え開始フラグ１１
２がリセットされて、マイクロ命令の書き換えが終了す
る。

〔発明の効果〕

以上説明したように本発明は、本来のマイクロブ［１グ
ラムを格納する第１のＣ８と同じ容酊をもつ第２のＯ８
に書き換え用マイクロ命令を複数個格納し、書き換える
べきＣＳアドレスのマイクロ命令を実行するとき第１の
Ｃ８のマイクロプログラムを第２のＣ８のマイクロ命令
で書き換えると同時に、第２のＯ８の上記マイクロ命令
を実行することにより、次の効果がある。

（１）Ｏ８運用中にシステムから切り離すことができな
い装置のマイクロブ［１グラムをＯ８を運用したまま部
分的に書き換えることができる。

（２）上記装置のマイク［］プ［１グラムにおいて、−
連のシーケンスとしてつながりのある複数個のマイクロ
命令をＯ８運用中に書き換えることができる。

（３）上記装置のマイクロプログラム内に一連のシーク
“ンスとして処理される複数個のイベントがあるとき、
各々のイベントの一部をＯ８運用中に書き換えることが
できる。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例の構成を示す
ブ［１ツク図、第２図は対象装置内２０４の第２のＣ８
１０４に書き換え用マイクロ命令を格納するときのデー
タおよび通信の流れを示すブロック図、第３図はサービ
スプロセッサ２０２がコンソール２０１から受は取った
ＣＳアドレス。 書き換え用マイクロ命令を主記憶２０３に展開するとき
のデータフォーマットを示す図、第４図は第２のＣ３１
０４内の書き換えマイクロ命令で、第１のＣ３１０１の
マイクロ命令を磨き換えるときのタイミングチャートで
ある。 １０１・・・Ｃ８，１０２・・・アドレスレジスタ、１
０３・・・ＣＳレジスタ、１０４・・・Ｃ８，１０５・
・・アドレスレジスタ、１０６・・・ＣＳレジスタ、１
０７・・・アドレス制御回路、１０８・・・セレクタ、
１゜９・・・セレクタ、１１０・・・カウンタ値制御回
路、１１１・・・書き換えビット、１１２・・・書き換
え開始フラグ、１１３・・・メモリリードレジスタ、１
１４・・・アンド回路、１１５・・・カウンタ値Ｏ信号
、１１６・・・ライトイネーブル信号、２０１・・・コ
ンソール、２０２・・・サービスプロセッサ、２０３・
・・主記憶、２０４・・・対客装置。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラム制御により作動する情報処理装
   置において、 本来のマイクロプログラムが格納される第１の制御記憶
   と同じ容量をもち、マイクロ命令の一部に該マイクロ命
   令が書き換え用であることを表す書き換えフラグを持つ
   ２次マイクロ命令が複数個格納される第２の制御記憶と
   、 サービスプロセッサからの指示でセットされる書き換え
   開始フラグと、 実行中のマイクロ命令と同じアドレスに相当する前記２
   次マイクロ命令を第２の制御記憶から読出す手段と、 前記２次マイクロ命令における前記書き換えフラグと前
   記書き換え開始フラグとが共に有効なとき、第１の制御
   記憶内のマイクロ命令を該２次マイクロ命令で書き換え
   ると同時に、該２次マイクロ命令を実行する手段と、 サービスプロセッサからの指示で書き換えフラグがセッ
   トされたマイクロ命令の数と第２の制御記憶から読出さ
   れた、書き換えビットが有効なマイクロ命令の数が一致
   すると、書き換え開始フラグを無効にするカウント値制
   御手段とを有することを特徴とする情報処理装置。