JPH02190021A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電界効果トランジスタ（以下、単にＦＥＴま
たはトランジスタという）を用いたコンパレータ回路に
係り、特に、Ｎチャネル型ＦＥＴまたはＰチャネル型Ｆ
ＥＴの何れか一方の型のみを用いたコンパレータ回路の
利得を改善したちの関する。

［従来の技術］ 第２図は従来のコンパレータ回路の基本構成例を示す。

トランジスタＱｔ、とＱ　２３とは同一特性にするため
同一寸法で形成される。また、これらトランジスタＱ、
１とＱ　２３とで差動増幅器を形成するために、これら
のソースは共通接続されて定電流源用のトランジスタＱ
０のドレインに接続される。トランジスタＱ　ｔｓのソ
ースとゲートは短絡されて電源電圧Ｖｓｓに接続される
。

また、トランジスタＱ　２１Ｔ　Ｑ　ｔ３のドレインは
、それぞれ能動負荷トランジスタＱ　ｔｔ＋　Ｑ　！４
を介して電源電圧ＶＤＤに共通接続される。

信号電圧Ｖｔ１ｎをトランジスタＱ　１１のゲートに、
参照電圧Ｖ　ｔｉｅｒをトランジスタＱ　１３のゲート
にそれぞれ入力し、トランジスタＱ！ｌのドレインより
出力Ｖｔｏｕｔを取り出すようになっている。

従って、参照電圧Ｖ　、ｒｅｆに比べ信号電圧Ｖｔ１ｎ
を大きくすると、トランジスタＱ□の方がトランジスタ
Ｑ１３に比べて、より多くの電流を流す方向に働き、能
動負荷トランジスタＱ　２２に流れる電流が増加して出
力電圧Ｖ　ｔｏｕｔが下がる。

また、反対に参照電圧Ｖ　、ｒｅｒに比べ信号電圧Ｖｔ
１ｎを小さくすると、トランジスタＱ　２３の方がトラ
ンジスタＱ　ｔ＋に比べて、より多くの電流を流す方向
に働き、能動負荷トランジスタＱ、４に流れる電流が増
加１７て出力電圧Ｖ　ｔｏｕｔが、１−がる。

このため、本回路は差動増幅器の利得を高くすることに
よって、コンパレータ動作を行う。

［発明が解決しようとする課題］ しかし、上述した構成の従来のコンパレータ回路では、
参照電圧Ｖ　、ｒｅｆに比べ信号電圧Ｖ、ｉｎを大きく
した場合、トランジスタＱ　？＋の電流の増加分だけＱ
、３の電流が減少するように動作する。即ちトランジス
タＱ　ｆｆ１３の電流の減少は、トランジスタＱ０が非
飽和領域で作動していることから、トランジスタＱ、３
のゲート−ソース間電圧Ｖｇｓを減少させるように、ト
ランジスタＱ、□とＱ　２１のソース電位Ｖ、Ｓを−Ｌ
げる。

つまり、参照電圧Ｖ、ｒｅｆに比べ信号電圧Ｖｔ１ｎを
高めた場合、トランジスタＱ　２＋のゲート−ソース間
電圧Ｖｇｓの増加量は、信号電圧Ｖ、ｉｎの増加量に対
してトランジスタＱ　２３のＶｇＳの減少分だけ減るこ
とになる。

これは、トランジスタＱ　ｌ’ｌとＱ、３とは特性が同
一であるため、トランジスタＱ　２＋のＶｇｓの変化量
は信号電圧Ｖｔ１ｎの丁度半分に減少してしまうことを
意味する。このため、本回路では、トランジスタＱ　ｆ
ｆ１ｌのスイッチ能力を十分発揮できＪ：、コンパレー
タ回路の利ｆｊ７が減少するという欠点があ−９た。

利得を向−１−さゼるためには、負荷抵抗を高めたり、
トランジスタの相互コンタクタンスを高めたりする方法
がある。

例えば負荷抵抗を高めるために、２個のタイオードとピ
ンチオフ電圧Ｖｐ・−２Ｖのトランジスタを使用したも
のもある（Ｄ、Ｍｅｉｇｎａｎｔ　ｅｔ　ａｌ、　；“
Ａｌｌｉｇｈ　Ｐｅｒｆｏｒｍａｎｃｅ　１．８ＧＨｚ
　５ｔｒｏｂｅｄ　Ｃｏｍｐａｒａｔｏｒ　ＦｏｒＡ／
Ｄ　Ｃｏｎｖｅｒｔｅｒ”、　ＩＥＥＥ　ＧａＡｓ　Ｉ
ＣＳｙｍｐｏ、Ｔｅｃｈ、Ｄｉｇｅｓｔ　ｐｐ、　６６
＝６９．　Ｏｃｔ、　１９８３）。

しかし、差動型の増幅器を使用する限り、入力端のゲー
ト−ソース間電圧Ｖｇｓが入力により変動するのが避け
られないため、上述した欠点は本質的には改善できない
。

本発明の目的は、入力側のトランジスタのソース電圧を
入力によらず一定にすることによって、上述した従来技
術の欠点を解消して、参照電圧に比べ信号電圧が大きく
なった場合でも、入力側のトランジスタのゲート−ソー
ス間電圧が減少することなく、トランジスタのスイッチ
特性を十分に発揮させて、大きな利得が得られるコンパ
レータ回路を提供することにある。

［課題を解決するための手段］ 本発明のコンパレータ回路は、ゲートに参照電圧が印加
される参照側トランジスタを有１２、そのトランジスタ
のドレインを直接ない（、低抵抗負荷を介して電圧源に
、ソースを電１に源にそれぞれ接続して、上記ソースを
出力とするソースホロワ回路を構成する。

一方、ゲートに信号電圧か印加される入力側トランジス
タを有し、そのトランジスタのドレインを能動負荷を介
して上記電圧源に、ソースを上記ソースホロワ回路の出
力にそれぞれ接続して、−１−記ドレインを出力とする
シングルエンド回路を構成する。

そして、１−記参照側トランシスタの相互コンダクタン
スを上記入力側ｌ・ランジスタよりも大きくするように
したものである。

［作用］ シングルエンド回路の入力端の１−ランジスタに加わる
信号電圧に変動があってソースホロワ回路の参照側トラ
ンジスタに流れる電流が変化しても、その出力インピー
ダンスか小さいため、このソースホロワ回路に接続され
ている入力側トランジスタのソースは電圧変動を伴わず
、そのソース電位には、常に参照電圧と等しい電圧が現
れる。

従って、入力側トランジスタのソース電位の同相の変化
が小さくなるため、参照電圧に比べ信号電圧が高くなっ
た場合でも、入力側トランジスタのゲート−ソース間電
圧が減少することはなく、入力側トランジスタのスイッ
チ特性が十分に発揮される。

［実施例］ 以下、本発明の一実施例を第１図、第３図を用いて説明
する。

第１図は本発明のコンパレータ回路の一例を示す。ここ
では、コンパレータ回路を構成するトランジスタはＮチ
ャネル型又はＰチャネル型の何れでもよい。

ゲートに信号電圧Ｖ、ｉｎが入力される入力側トランジ
スタＱ　１１は、そのドレインが、ゲートとソース間を
短絡した能動負荷トランジスタＱ　ｌｔを介して電源電
圧ＶＯＯに接続され、トランジスタＱ　１１のドレイン
を出力端子とするシングルエンド回路Ａを構成する。ト
ランジスタＱ　１１のソースは後述するソースホロワ回
路Ｂに接続される。

ゲートに参照電圧Ｖ＋ｒｅｒが入力される参照側トラン
ジスタＱ　＋３は、そのドレインを直接上記電源ＶＯＯ
に接続すると共に、そのソースに定電流源トランジスタ
Ｑ　＋４を接続して、トランジスタＱｌｆｆのソースを
出力とするソースホロワ回路Ｂを構成している。定電流
源トランジスタＱ　１４はゲートとソース間が短絡され
、短絡されたゲート、ソースが電源電圧ＶＳＳに接続さ
れている。

ソースホロワ回路Ｂを構成するために、参照電圧Ｖ＋ｒ
ｅｆのゲート印加によりトランジスタＱ　＋３に流すこ
とのできるドレイン電流特性を、定電流源トランジスタ
Ｑ　＋４で引き込む定電流よりも大きく設定して、トラ
ンジスタＱ　１１がオーバードライブされるようにする
。

従って、トランジスタＱ　＋３は非飽和領域ではなく、
飽和領域で動作することになる。なお、トランジスタＱ
Ｉ３が飽和領域で動作するのであれば、トランジスタＱ
　１３のドレインと電源電圧Ｖ。Ｄとは、図示例のよう
に直接接続ではなく、これらの間に低抵抗を介在させて
もよい。

上記シングルエンド回路Ａを構成するトランジスタＱ　
１１のソースは、ソースホロワ回路Ｂの定電流源トラン
ジスタＱ　１４のドレインとトランジスタＱ　１３のソ
ースとの接続点に接続される。

上述したトランジスタＱ　ＩＩ＋　Ｑ　＋２＋　Ｑ　１
３＋　Ｑ　＋４は全て同じ閾値電圧Ｖｔを持つように作
られる。

また、シングルエンド回路Ａを構成するトランジスタＱ
　ＩＩとＱ　＋２同士は同じゲート幅Ｗ、に、ソースホ
ロワ回路Ｂを構成するトランジスタＱ　＋３とＱ　＋４
同士も同じゲート幅Ｗｔにそれぞれ設計されるが、Ｗｌ
に比べてＷ２は十分大きな値にしである。

このように、ソースホロワ回路ＢのトランジスタＱ　＋
３＋　Ｑ　＋４のゲート幅Ｗ、をシングルエンド回路Ｂ
よりも大きな値にするのは、相互コンダクタンスを大き
くしてソースホロワ回路Ｂの出力インピーダンスを小さ
くするためである。

さて、次に上述した構成の作用を説明する。

トランジスタＱ　１１のソース電位Ｖ、ｓよりも大きな
信号電圧Ｖａｉｎをゲートに印加すると、能動負荷トラ
ンジスタＱ　１２に比ベトランジスタＱ、はオン状態と
なり、それまで電源電圧Ｖ。。近くの値であった出力電
圧Ｖ　、ｏｕｔはＶ、ｓまで低下する。

逆に、トランジスタＱ　１１のソース電位Ｖ、Ｓよりも
小さな信号電圧Ｖ、ｉｎがゲートに印加されると、能動
負荷トランジスタＱＩ！に比ベトランジスタＱ１１はオ
フ状態となり、出力電圧Ｖ　＋ｏｕｔはほぼ電源電圧Ｖ
ＤＤまで上がる。

即ち、トランジスタＱ　ＩＩとＱ　ｌｔとから成るシン
グルエンド回路ＡはＶ、ｓを参照電圧としてコンパレー
タ動作を行う。

一方、トランジスタＱ　１３とＱ　＋４とで構成される
ソースホロワ回路Ｂでは、ソースホロワ回路Ｂのトラン
ジスタのゲート幅Ｗ、をシングルエンド回路Ａよりも大
きな値にしであることにより、その出力インピーダンス
はトランジスタＱ、に比べて十分小さくなっているので
、入力側のトランジスタＱ　１１がオン／オフ動作を行
っても、そのソース電位Ｖ、Ｓは殆ど変化せず、参照電
圧Ｖ、ｒｅｆとほぼ同じ電位を保持する。

従って、参照電圧Ｖ、ｒｅｆに比べ信号電圧Ｖ、ｉｎを
高めた場合、トランジスタＱ　Ｉ＋のゲート−ソース間
電圧Ｖｇｓの増加量は、信号電圧Ｖ、ｉｎの増加量に対
して減少することな（、そのまま増加する。

このことは、トランジスタＱ　Ｉ＋のスイッチ能力が遺
憾なく発揮され、コンパレータ回路の利得を大幅に増加
させることを意味する。

第３図は、回路シミュレータによる本実施例の入出力特
性のシミュレーション例を示す。電源電圧Ｖｏｏ””Ｏ
Ｖ＋　Ｖｓｓ−−５Ｖ、９照電圧ｖ＋ｒｅｆ＝２■を印
加し、ゲート幅比Ｗ、／Ｗ、＝５に設定している。

全て同一のトランジスタを用いて構成した、同図中に併
せて示す従来の回路と比較すると、本実施例の回路の方
の利得が大きくなっていることが分かる。図によれば、
最大利得で従来回路に比べて約１．９倍大きな値が得ら
れており、理論通りの本質的な改善が認められた。

以上述べたように本実施例によれば、コンパレータ回路
を差動型のダブルエンド回路ではなく、シングルエンド
回路Ａとソースホロワ回路Ｂとで構成して、シングルエ
ンド回路Ａの入力側のトランジスタＱ、のソースをソー
スホロワ回路Ｂに接続したので、入力側トランジスタの
ソース電位は信号電圧が変動しても、はぼ一定となり、
したがって、参照電圧Ｖ、ｒｅｒに比べ信号電圧Ｖ、ｉ
ｎを高めた場合でも、トランジスタＱ　Ｉ＋のゲート−
ソース間電圧Ｖｇｓは、信号電圧Ｖ、ｉｎの増加量に対
して減少することがない。従って、トランジスタのスイ
ッチ特性を十分に発揮させて、大きな利得を得ることが
できる。

なお、上記した実施例ではソースホロワ回路を構成する
トランジスタのゲート幅を太きく１．た場合を述べたが
、本発明はこれに限定されるものではすく、要するにソ
ースホロワ回路のｍ互コンダクタンスを−Ｌげるための
手段であれば何れを用いることもできる。

［発明の効果］ 本発明によれば、信号電圧を参照電圧と比較する回路を
シングルエンド回路と、ソースホロワ回路とで構成して
、シングルエンド回路の入力側トランジスタのソースを
ソースホロワ回路に接続したので、信号電圧の変動時に
、ソース電位の同相の変化が小さくなり、トランジスタ
のスイッチ特性を十分発揮することができ、利得の高い
コンパレータ回路を得ることができる。

【図面の簡単な説明】

第１図は本発明によるコンパレータ回路の一実施例を示
す回路図、第２図は従来例の回路図、第３図は本実施例
の入出力特性のシミュレーション例を従来例と共に示し
た説明図である。 Ｑ　１１は入力側トランジスタ、Ｑｌ、は能動負荷トラ
ンジスタ、Ｑ　＋３は参照側トランジスタ、Ｑ　＋４は
定電流源トランジスタ、Ａはシングルエンド回路、Ｂは
ソースホロワ回路、ＶＤＤは電源、Ｖ、ｏｕｔは出力電
圧である。 ０■、。 本実施例の回路図 第１図

Claims (1)

1. 【特許請求の範囲】 ゲートに参照電圧が印加される参照側トランジスタを有
   し、そのトランジスタのドレインを直接ないし低抵抗負
   荷を介して電圧源に、ソースを電流源にそれぞれ接続し
   て、上記ソースを出力とするソースホロワ回路を構成す
   る一方、 ゲートに信号電圧が印加される入力側トランジスタを有
   し、そのトランジスタのドレインを能動負荷を介して上
   記電圧源に、ソースを上記ソースホロワ回路の出力にそ
   れぞれ接続して、上記ドレインを出力とするシングルエ
   ンド回路を構成し、上記参照側トランジスタの相互コン
   ダクタンスを上記入力側トランジスタよりも大きくした
   ことを特徴とするコンパレータ回路。