JPH0618308B2 - 平衡型差動増幅器 - Google Patents

平衡型差動増幅器

Info

Publication number
JPH0618308B2
JPH0618308B2 JP60074036A JP7403685A JPH0618308B2 JP H0618308 B2 JPH0618308 B2 JP H0618308B2 JP 60074036 A JP60074036 A JP 60074036A JP 7403685 A JP7403685 A JP 7403685A JP H0618308 B2 JPH0618308 B2 JP H0618308B2
Authority
JP
Japan
Prior art keywords
differential amplifier
balanced
differential
amplifier circuit
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60074036A
Other languages
English (en)
Other versions
JPS61232708A (ja
Inventor
原明 中川
和雄 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60074036A priority Critical patent/JPH0618308B2/ja
Priority to US06/847,539 priority patent/US4728900A/en
Priority to DE8686104766T priority patent/DE3686096T2/de
Priority to EP86104766A priority patent/EP0204915B1/en
Priority to KR1019860002648A priority patent/KR950005169B1/ko
Publication of JPS61232708A publication Critical patent/JPS61232708A/ja
Publication of JPH0618308B2 publication Critical patent/JPH0618308B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45364—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates and sources only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は読出し増幅器（センス増幅器）に用いて好適な
平衡型差動増幅器に関する。
〔発明の概要〕
本発明は、それぞれカレントミラー回路を能動負荷と
し、平衡入力信号が互に逆位相で供給される２組の差動
増幅回路を有する平衡型差動増幅器において、２組の差
動増幅回路に共通に１対の定電流源を設けると共に、こ
の定電流源のそれぞれを各差動増幅回路の一方の出力で
制御することにより、１対の定電流源の総合定電流特性
を向上させて、同相ノイズ抑圧比を向上させたものであ
る。
〔従来の技術〕
従来、電子計算機の内部記憶装置または外部記憶装置
（メモリ）からの微小な読出し信号を論理回路の電圧レ
ベルまで増幅するために読出し増幅器（センス増幅器）
が使用されている。この読出し増幅器の機能としては、
リニア増幅器と共に同相信号の抑圧が必要であり、この
ため、回路構成は差動増幅器が基本となる。
まず、第３図を参照しながら、従来の読出し増幅器に用
いられる平衡型差動増幅器について説明する。
第３図に従来の平衡型差動増幅器の構成例を示す。この
第３図において、入力端子(1)及び(2)には、図示を省略
したメモリからの平衡読出し信号が供給される。
(10)は第１の差動増幅回路であつて、カレントミラー回
路を能動負荷としている。即ち、第１の差動増幅回路(1
0)のＮチヤンネルの差動入力MOS FET(11)及び(12)の各
ゲートに入力端子(1)及び(2)がそれぞれ接続されて、平
衡入力信号が供給される。両ＮチヤンネルMOS FET(11)
及び(12)の各ドレインは能動負荷としての１対のＰチヤ
ンネルMOS FET(13)及び(14)の各ドレインにそれぞれ接
続される。一方のＰチヤンネルMOS FET(13)はそのゲー
トとドレインが直結されてダイオード接続され、他方の
ＰチヤンネルMOS FET(14)のゲートはMOS FET(13)のゲー
トに接続される。両ＰチヤンネルMOS FET(13)及び(14)
の各ソースが電源端子(3)に接続されてカレントミラー
回路が構成される。また、両ＮチヤンネルMOS FET(11)
及び(12)の各ソースは定電流源としてのＮチヤンネルMO
S FET(15)のドレインに共に接続される。このMOS FET(1
5)のソースは接地され、ゲートには動作時に電源電圧V
DDがチツプセレクト信号CSとして供給されて導通状態に
なされる。また、ＮチヤンネルMOS FET(12)及びＰチヤ
ンネルMOS FET(14)の各ドレインの接続中点Ｐに一方の
出力端子(4)が接続される。
(20)は第２の差動増幅回路であつて、上述した第１の差
動増幅回路(10)と全く同様に構成されるので、対応する
部分には、１の桁の数字を同じくし、10の桁の数字を２
とする符号を付して、その構成の詳細説明を省略する。
なお、この差動増幅回路(20)では、両チヤンネルMOS FE
T(21)及び(22)の各ソースは、第１の差動増幅回路(10)
と共通に、ＮチヤンネルMOS FET(15)のドレインに接続
される。一方、両MOS FET(21)及び(22)の各ゲートはそ
れぞれ入力端子(2)及び(1)に接続されて、第１の差動増
幅回路(10)とは逆の極性で、平衡入力信号が供給され
る。また、ＮチヤンネルMOS FET(22)及びＰチヤンネルM
OS FET(24)の各ドレインの接続中点Ｑに他方の出力端子
(5)が接続される。
上述のように、従来の平衡型差動増幅器においては、平
衡入力信号が第１及び第２の差動増幅回路(10)及び(20)
に互いに逆相で供給されるために、両差動増幅回路(10)
及び(20)の対応する接続中点Ｐ及びＱ、即ち、両入力端
子(4)及び(5)には平衡出力が得られ、この平衡出力は図
示を省略した後段の増幅回路に供給される。
〔発明が解決しようとする問題点〕
ところで、高速・多出力のメモリのための読出し増幅器
では、後段の増幅回路が大きな駆動能力を持つている。
このため、大きな容量性負荷が接続された場合、大振幅
の過渡電流が後段の増幅回路を通つて電源やアースに流
れ、高周波領域のノイズが発生する。このノイズは、電
源やアースを通つて第３図に示すような初段の平衡型差
動増幅回路に同相で侵入する。
周知のように、差動増幅器は２つの入力信号の差信号を
増幅するものであつて、同相入力電圧は増幅されない筈
である。ところが、第３図に示すような、従来の平衡型
差動増幅器においては、両差動増幅回路(10)及び(20)に
共通の定電流源であるＮチヤンネルMOS FET(15)は、そ
のゲートに、例えば５Ｖの電源電圧VDDが供給されてい
る。この場合、MOS FET(15)のドレイン・ソース間電圧V
DSは例えば約2.2Vと低いので、このMOS FET(15)は３極
管領域（不飽和領域）で動作することになる。このた
め、MOS FET(15)に流れる電流の大きさは入力端子(1)及
び(2)に供給される読出し信号の直流電圧の絶対値の影
響を受け、MOS FET(15)は良好な定電流特性を呈するこ
とができない。
従つて、従来の平衡型差動増幅器では、平衡型であるに
も拘らず、上述の同相ノイズ成分が抑圧されずに平衡出
力端子(4)及び(5)に現れてしまうという問題があつた。
かゝる点に鑑み、本発明の目的は、同相ノイズ成分を充
分抑圧することができる平衡型差動増幅器を提供すると
ころにある。
〔問題点を解決するための手段〕
本発明は、カレントミラー回路(33)，(34)を能動負荷と
する１対の差動入力MOS FET(31)，(32)の各ゲートに平
衡入力信号が供給される第１の差動増幅回路(30)と、カ
レントミラー回路(43)，(44)を能動負荷とする１対の差
動入力MOS FET(41)，(42)の各ゲートに、第１の差動増
幅回路(30)とは逆位相で、平衡入力信号が供給される第
２の差動増幅回路(40)とを有し、第１及び第２の差動増
幅回路(30)及び(40)の各一方の差動入力MOS FET(32)及
び(42)の各ドレインから平衡出力信号を得るようにした
平衡型差動増幅器において、 第１及び第２の差動増幅回路(30)及び(40)の各１対の差
動入力MOS FET(31)，(32)及び(41)，(42)の各ソースに
共通に接続された第１及び第２の定電流源用MOS FET(3
5)及び(45)を設けると共に、 この第１及び第２の定電流源用MOS FET(35)及び(45)の
各ゲートを第１及び第２の差動増幅回路(30)及び(40)の
各他方の差動入力MOS FET(31)及び(41)の各ドレインに
接続した平衡型差動増幅器である。
〔作用〕
かゝる本発明によれば、第１及び第２の定電流源用MOS
FET(35)及び(45)を流れる電流の総和が常に一定とな
り、同相ノイズ抑圧比が大幅に改善される。
〔実施例〕
以下、第１図及び第２図を参照しながら、本発明による
平衡型差動増幅器の一実施例について説明する。
本発明の一実施例の構成を第１図に示す。
第１図において、(30)は第１の差動増幅回路であつて、
カレントミラー回路を能動負荷としている。即ち、差動
増幅回路(30)のＮチヤンネルの差動入力MOS FET(31)及
び(32)の各ゲートに入力端子(1)及び(2)がそれぞれ接続
されて、平衡入力信号が供給される。両ＮチヤンネルMO
S FET(31)及び(32)の各ドレインは能動負荷としての１
対のＰチヤンネルMOS FET(33)及び(34)の各ドレインに
それぞれ接続される。一方のＰチヤンネルMOS FET(33)
はそのゲートとドレインが直結されてダイオード接続と
され、他方のＰチヤンネルMOS FET(34)のゲートはMOS F
ET(33)のゲートに接続される。両ＰチヤンネルMOS FET
(33)及び(34)の各ソースが電源端子(3)に接続されてカ
レントミラー回路が構成される。また、両Ｎチヤンネル
MOS FET(31)及び(32)の各ソースは定電流源としてのＮ
チヤンネルMOS FET(35)のドレインに共に接続される。
このMOS FET(35)のゲートは、ＮチヤンネルMOS FET(31)
及びダイオード接続されたＰチヤンネルMOS FET(33)の
各ドレインの接続中点Ａに接続され、定電流源用MOS FE
T(35)のソースは、チツプセレクト用のサイズの大きなM
OS FET(36)のドレイン・ソース間を介して接地される。
ＮチヤンネルMOS FET(32)及びＰチヤンネルMOS FET(34)
の各ドレインの接続中点Ｒに一方の出力端子(4)が接続
される。
(40)は第２の差動増幅回路であつて、上述した第１の差
動増幅回路(30)と全く同様に構成されるので、対応する
部分には、１の桁の数字を同じくし、10の桁の数字を４
とする符号を付して、その構成の詳細説明を省略する。
なお、第２の差動増幅回路(40)の定電流源用MOS FET(4
5)のドレイン及びソースは第１の差動増幅回路(30)の定
電流源用MOS FET(35)のドレイン及びソースにそれぞれ
並列に接続され、第２の定電流源用MOS FET(45)のゲー
トは第２の差動増幅回路(40)のMOS FET(41)及び(43)の
各ドレインの接続中点Ｂに接続される。一方、両MOS FE
T(41)及び(42)の各ゲートはそれぞれ入力端子(2)及び
(1)に接続されて、第１の差動増幅回路(30)とは逆の極
性で、平衡入力信号が供給される。また、Ｎチヤンネル
MOS FET(42)及びＰチヤンネルMOS FET(44)の各ドレイン
の接続中点Ｓに他方の出力端子(5)が接続される。
上述のように、本実施例においても、入力信号が第１及
び第２の差動増幅回路(30)及び(40)に互いに逆相で供給
されるために、両差動増幅回路(30)及び(40)の対応する
接続中点Ｒ及びＳ、即ち、両出力端子(4)及び(5)には平
衡出力が得られ、この平衡出力は図示を省略した後段の
増幅回路に供給される。
また、本実施例においては、両差動増幅回路(30)及び(4
0)の定電流源用MOS FET(35)及び(45)の各ゲートは、両
差動増幅回路(30)及び(40)の各差動入力MOS FET(31)及
び(41)の各ドレイン、即ち接続中点Ａ及びＢにそれぞれ
接続される。電源端子(3)に例えば5Vの電源電圧VDDが供
給される場合、これらの接続中点Ａ及びＢの直流電圧VA
及びVBは、それぞれ約4.0Vとなる。この直流電圧VA及び
VBがゲートバイアスとして供給されて、定電流源用MOS
FET(35)及び(45)の動作点が不飽和領域と飽和領域との
境界線の近傍に移動し、各MOS FET(35)及び(45)の定電
流特性は格段に向上する。
更に、本実施例においては、両差動増幅回路(30)及び(4
0)の一方の差動入力MOS FET(31)及び(41)の各ゲートに
互に逆位相で平衡入力信号が供給されるため、両入力MO
S FET(31)及び(41)の各ドレイン、即ち接続中点Ａ及び
Ｂの瞬時電圧va及びvbも、第２図に示すように、互に逆
位相で変化する。この互に逆相の電圧va及びvbがそれぞ
れ定電流源用MOS FET(35)及び(45)の各ゲートに供給さ
れるため、両MOS FET(35)及び(45)に流れる電流iD35及
びiD45の総和は、入力信号の変化に拘らず、常に一定と
なり、両MOS FET(35)及び(45)の総合定電流特性が大幅
に改善される。
この結果として、本実施例は同相ノイズ抑圧比が大幅に
向上する。
〔発明の効果〕
以上詳述のように、本発明によれば、互に逆位相で平衡
入力信号が供給される第１及び第２の差動増幅回路の対
応する差動入力MOS FET(31)及び(41)の各ドレイン電圧
がそれぞれ第１及び第２の定電流源用MOS FET(35)及び
(45)のゲートに供給されるので、両定電流源用MOS FET
(35)及び(45)の総合定電流特性が大幅に改善されて、同
相ノイズ抑圧比が大幅に向上した平衡型差動増幅器が得
られる。
【図面の簡単な説明】
第１図は本発明による平衡型差動増幅器の一実施例を示
す結線図、第２図は本発明の説明に供する波形図、第３
図は従来の平衡型差動増幅器の構成例を示す結線図であ
る。 (30)及び(40)は第１及び第２の差動増幅回路、(35)及び
(45)は第１及び第２の定電流源用MOS FETである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】カレントミラー回路を能動負荷とする１対
    の差動入力MOS FETの各ゲートに平衡入力信号が供給さ
    れる第１の差動増幅回路と、カレントミラー回路を能動
    負荷とする１対の差動入力MOS FETの各ゲートに、上記
    第１の差動増幅回路とは逆位相で、上記平衡入力信号が
    供給される第２の差動増幅回路とを有し、上記第１及び
    第２の差動増幅回路の各一方の差動入力MOS FETの各ド
    レインから平衡出力信号を得るようにした平衡型差動増
    幅器において、 上記第１及び第２の差動増幅回路の上記各１対の差動入
    力MOS FETの各ソースに共通に接続された第１及び第２
    の定電源用MOS FETを設けると共に、 該第１及び第２の定電流源用MOS FETの各ゲートを上記
    第１及び第２の差動増幅回路の各他方の差動入力MOS FE
    Tの各ドレインに接続したことを特徴とする平衡型差動
    増幅器。
JP60074036A 1985-04-08 1985-04-08 平衡型差動増幅器 Expired - Lifetime JPH0618308B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60074036A JPH0618308B2 (ja) 1985-04-08 1985-04-08 平衡型差動増幅器
US06/847,539 US4728900A (en) 1985-04-08 1986-04-03 Balanced differential amplifier
DE8686104766T DE3686096T2 (de) 1985-04-08 1986-04-08 Symmetrischer differenzverstaerker.
EP86104766A EP0204915B1 (en) 1985-04-08 1986-04-08 Balanced differential amplifier
KR1019860002648A KR950005169B1 (ko) 1985-04-08 1986-04-08 평형 차동 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074036A JPH0618308B2 (ja) 1985-04-08 1985-04-08 平衡型差動増幅器

Publications (2)

Publication Number Publication Date
JPS61232708A JPS61232708A (ja) 1986-10-17
JPH0618308B2 true JPH0618308B2 (ja) 1994-03-09

Family

ID=13535525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074036A Expired - Lifetime JPH0618308B2 (ja) 1985-04-08 1985-04-08 平衡型差動増幅器

Country Status (5)

Country Link
US (1) US4728900A (ja)
EP (1) EP0204915B1 (ja)
JP (1) JPH0618308B2 (ja)
KR (1) KR950005169B1 (ja)
DE (1) DE3686096T2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3701791A1 (de) * 1987-01-22 1988-08-04 Siemens Ag Differenzverstaerker mit steuerbarer leistungsaufnahme
US4942369A (en) * 1987-03-20 1990-07-17 Kabushiki Kaisha Toshiba Controlled current producing differential circuit apparatus
JPH02110898A (ja) * 1988-10-20 1990-04-24 Seiko Epson Corp 半導体記憶装置
US5276369A (en) * 1989-07-20 1994-01-04 Kabushiki Kaisha Toshiba Sense amplifier circuit having a bias current control means
JPH07105145B2 (ja) * 1989-07-20 1995-11-13 株式会社東芝 センス回路
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ
KR960009739B1 (en) * 1991-05-14 1996-07-23 Toshiba Kk Differential input circuit
DE69319553T2 (de) * 1992-12-11 1999-02-18 Philips Electronics N.V., Eindhoven Eintakt-in-Gegentakt-Umwandler
CA2144240C (en) * 1994-03-09 1999-03-23 Katsuji Kimura Analog multiplier using multitail cell
US5491455A (en) * 1994-11-10 1996-02-13 National Semiconductor Corporation Differential-to-single ended translator that generates an output signal with very small signal distortion
US5764101A (en) * 1995-08-23 1998-06-09 National Semiconductor Corporation Rail-to-rail input common mode range differential amplifier that operates with very low rail-to-rail voltages
DE19614996A1 (de) * 1996-04-16 1997-10-23 Drazenko Dipl Ing Sukalo Polungsunabhängiger Differenzverstärker
US5821809A (en) * 1996-05-23 1998-10-13 International Business Machines Corporation CMOS high-speed differential to single-ended converter circuit
FR2762161B1 (fr) * 1997-04-15 1999-07-02 Sgs Thomson Microelectronics Comparateur a grande excursion de tension d'entree
GB9708865D0 (en) * 1997-04-30 1997-06-25 Phoenix Vlsi Consultants Ltd ECL-CMOS converter
US6252432B1 (en) * 1998-04-14 2001-06-26 Fairchild Semiconductor Corp. Differential-input/single-ended-output translator
US6529081B1 (en) 2000-06-08 2003-03-04 Zeta, Division Of Sierra Tech Inc. Method of operating a solid state power amplifying device
EP1515432A1 (en) * 2003-09-09 2005-03-16 Dialog Semiconductor GmbH Translinear amplifier
US20050285677A1 (en) * 2004-06-28 2005-12-29 Rowley Matthew D Fully balanced transconductor
US7071858B2 (en) * 2004-10-29 2006-07-04 Broadcom Corporation Method and system for a glitch-free differential current steering switch circuit for high speed, high resolution digital-to-analog conversion
TWI307212B (en) * 2005-05-06 2009-03-01 Novatek Microelectronics Corp Amplfier device and transformation device thereof
US7279974B2 (en) * 2005-06-10 2007-10-09 Texas Instruments Incorporated Fully differential large swing variable gain amplifier
JP4871590B2 (ja) * 2005-12-28 2012-02-08 パナソニック株式会社 トランスコンダクタを用いた積分器及びフィルタ回路
DE102006034560B4 (de) * 2006-07-26 2012-04-26 Infineon Technologies Ag Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung
US20080231335A1 (en) * 2007-03-20 2008-09-25 Honeywell International Inc. Circuit to reduce duty cycle distortion
US7969224B2 (en) * 2007-03-20 2011-06-28 Honeywell International, Inc. Circuit to reduce duty cycle distortion
US7567124B2 (en) * 2007-06-15 2009-07-28 Sun Microsystems, Inc. Symmetrical differential amplifier
TWM594146U (zh) 2019-11-15 2020-04-21 力智電子股份有限公司 電流感測電路
CN116887481B (zh) * 2023-07-13 2026-06-16 上海川土微电子股份有限公司 可任意调节电流比例的双路并联电路及其电流调节方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7700969A (nl) * 1977-01-31 1978-08-02 Philips Nv Versterkerschakeling.
US4267517A (en) * 1977-12-07 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Operational amplifier
JPS59186188A (ja) * 1983-04-07 1984-10-22 Fujitsu Ltd センス増幅器
US4554515A (en) * 1984-07-06 1985-11-19 At&T Laboratories CMOS Operational amplifier

Also Published As

Publication number Publication date
JPS61232708A (ja) 1986-10-17
DE3686096T2 (de) 1993-02-25
KR950005169B1 (ko) 1995-05-19
EP0204915A1 (en) 1986-12-17
US4728900A (en) 1988-03-01
EP0204915B1 (en) 1992-07-22
DE3686096D1 (de) 1992-08-27
KR860008652A (ko) 1986-11-17

Similar Documents

Publication Publication Date Title
US4728900A (en) Balanced differential amplifier
US4554515A (en) CMOS Operational amplifier
US4459555A (en) MOS Differential amplifier gain control circuit
JPS5855685B2 (ja) ゾウフクカイロ
US4284957A (en) CMOS Operational amplifier with reduced power dissipation
US4484148A (en) Current source frequency compensation for a CMOS amplifier
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
JPH04214297A (ja) 増幅回路
US4736117A (en) VDS clamp for limiting impact ionization in high density CMOS devices
CA1158727A (en) Driver circuit having reduced cross-over distortion
JPS598962B2 (ja) Ｃｍｏｓ サドウゾウフクキカイロ
US5043652A (en) Differential voltage to differential current conversion circuit having linear output
US4749955A (en) Low voltage comparator circuit
US4240039A (en) MOS Differential amplifier
US6496066B2 (en) Fully differential operational amplifier of the folded cascode type
JPS58139506A (ja) 差動増幅回路
JPS62159905A (ja) 半導体差動増幅器
JP3325707B2 (ja) 演算増幅器
JP2514988B2 (ja) センスアンプ回路
US20040145389A1 (en) High speed current mode NOR logic circuit
JPS61131606A (ja) 差動増幅回路
JPS60148209A (ja) 差動増幅器
JPS5815968B2 (ja) 発振回路
JPH0878966A (ja) レール・ツー・レール型演算増幅回路
JPH0148689B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term