JPH02190901A - マイクロコンピュータのリセット機構 - Google Patents
マイクロコンピュータのリセット機構Info
- Publication number
- JPH02190901A JPH02190901A JP1010226A JP1022689A JPH02190901A JP H02190901 A JPH02190901 A JP H02190901A JP 1010226 A JP1010226 A JP 1010226A JP 1022689 A JP1022689 A JP 1022689A JP H02190901 A JPH02190901 A JP H02190901A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- voltage level
- decoder
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/026—Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、電子機器に設けられるマイクロコンピュータ
のリセット機構に関する。
のリセット機構に関する。
（ロ）従来の技術
特開昭６０−１９８９８０号公報（ＨＯ４８５／９１
）には、タイマー録画時刻等のキー人力情報を記憶する
記憶部をバンクアップ電源によりバックアップし、停電
時等に、記憶されているデータが削減することを防止す
る構成のタイムラプスビデオが示されている。
）には、タイマー録画時刻等のキー人力情報を記憶する
記憶部をバンクアップ電源によりバックアップし、停電
時等に、記憶されているデータが削減することを防止す
る構成のタイムラプスビデオが示されている。
一般のビデオテープレコーダ（ＶＴＲ）は、バッテリー
バックアップが行われるものでも、通常、数１０分程度
電源の供給が断たれると、記憶されているデータ等は削
減する。これに対してタイムラプスビデオは、監視等の
目的で用いられるため、長時間、特に外部より操作され
ることなく、記憶されているタイマー録画時刻等のデー
タに従い動作せしめられることが多く、停電時等に、長
時間供給される電源が断たれても、記憶されているデー
タを保持する構成となっている。
バックアップが行われるものでも、通常、数１０分程度
電源の供給が断たれると、記憶されているデータ等は削
減する。これに対してタイムラプスビデオは、監視等の
目的で用いられるため、長時間、特に外部より操作され
ることなく、記憶されているタイマー録画時刻等のデー
タに従い動作せしめられることが多く、停電時等に、長
時間供給される電源が断たれても、記憶されているデー
タを保持する構成となっている。
ＶＴＲ等においては、上記した様なデータを記憶する記
憶部は、タイマーマイコン等のマイクロコンピュータ内
に設けられることが多い。この様なマイクロコンピュー
タが暴走した場合、一般のＶＴＲでは、電源の供給を数
１０分程度遮断すればマイクロコンピュータのリセット
を行うことができるが、タイムラプスビデオでは、長時
間バックアップ電源によりバックアップが為されるので
、例えば１００時間時間型源の供給を遮断する必要が生
じる。このため、タイムラプスビデオでは、穀に、リセ
ットスイッチが設けられている。
憶部は、タイマーマイコン等のマイクロコンピュータ内
に設けられることが多い。この様なマイクロコンピュー
タが暴走した場合、一般のＶＴＲでは、電源の供給を数
１０分程度遮断すればマイクロコンピュータのリセット
を行うことができるが、タイムラプスビデオでは、長時
間バックアップ電源によりバックアップが為されるので
、例えば１００時間時間型源の供給を遮断する必要が生
じる。このため、タイムラプスビデオでは、穀に、リセ
ットスイッチが設けられている。
一方、タイムラプスビデオには、誤操作により録画が中
断されること等を防止するために、動作モードを０７り
する４１！溝が設けられており、また、このロック機構
は、タイムラプスビデオの所有者等以外には、その解除
方法が判りにくく、例えば、第３者により装着されてい
るテープカセットが取り出されたりすることを防止する
構成となっているものがある。
断されること等を防止するために、動作モードを０７り
する４１！溝が設けられており、また、このロック機構
は、タイムラプスビデオの所有者等以外には、その解除
方法が判りにくく、例えば、第３者により装着されてい
るテープカセットが取り出されたりすることを防止する
構成となっているものがある。
（ハ）発明が解決しようとする課題
しかし、前述した様に、タイムラプスビデオにはリセッ
トスイッチが設けられており、リセットスイッチにより
マイクロコンピュータがリセットされた場合には、ロッ
クは解除されることになる。リセットスイッチの位置、
操作方法等は、通常、第３者にも容易に判るため、よっ
て、従来のタイムラプスビデオでは、所有者の目的とす
る録画等が、第３者によって防なげられること等があっ
た。
トスイッチが設けられており、リセットスイッチにより
マイクロコンピュータがリセットされた場合には、ロッ
クは解除されることになる。リセットスイッチの位置、
操作方法等は、通常、第３者にも容易に判るため、よっ
て、従来のタイムラプスビデオでは、所有者の目的とす
る録画等が、第３者によって防なげられること等があっ
た。
本発明は、機器本体に設けられ、マイクロコンピュータ
にデータを入力するための接続端子を、マイクロコンピ
ュータのリセットを行うためにも利用する構成とするこ
とにより、リセットスイッチを廃すると共に、第３者に
よって、容易にマイクロコンピュータのリセットを行う
ことができないタイムラプスビデオを提供することを目
的とする。
にデータを入力するための接続端子を、マイクロコンピ
ュータのリセットを行うためにも利用する構成とするこ
とにより、リセットスイッチを廃すると共に、第３者に
よって、容易にマイクロコンピュータのリセットを行う
ことができないタイムラプスビデオを提供することを目
的とする。
（ニ）課題を解決するための手段
本発明は、マイクロコンピュータと、該マイクロコンピ
ュータに供給される電圧が絶たれた時、これをバックア
ップするバックアップ電源と、マイクロコンピュータに
与える情報に応じた電圧レベルが入力される入力端子と
、該入力端子の電圧レベルをデコードし、該電圧レベル
に応じたデータを前記マイクロコンピュータに導出する
デコーダとを備え、該デコーダは、前記電圧レベルが所
定の電圧レベルとなった時には、前記マイクロコンピュ
ータのリセット端子に、リセット信号を導出する構成と
することを特徴とする。
ュータに供給される電圧が絶たれた時、これをバックア
ップするバックアップ電源と、マイクロコンピュータに
与える情報に応じた電圧レベルが入力される入力端子と
、該入力端子の電圧レベルをデコードし、該電圧レベル
に応じたデータを前記マイクロコンピュータに導出する
デコーダとを備え、該デコーダは、前記電圧レベルが所
定の電圧レベルとなった時には、前記マイクロコンピュ
ータのリセット端子に、リセット信号を導出する構成と
することを特徴とする。
（ホ）作用
本発明は以上の様に構成されているので、入力端子の電
圧レベルを所定の電圧レベルにすると、デコーダはマイ
クロコンピュータのリセット端子にリセット信号を導出
し、マイクロコンピュータはリセットされる。
圧レベルを所定の電圧レベルにすると、デコーダはマイ
クロコンピュータのリセット端子にリセット信号を導出
し、マイクロコンピュータはリセットされる。
（へ）実施例
以上図面に従い本発明の実施例について説明する。本実
施例は、タイムラプスビデオに本発明を採用するもので
ある。
施例は、タイムラプスビデオに本発明を採用するもので
ある。
第１図は、実施例の回路図であり、マイクロコンピュー
タのリセット機構に係る主要部を示すものである。図に
おいて、（１）はマイクロコンピュータ、（６）はバッ
クアップ電源、（８）はりモコンデコーダ（２）及び１
２ＴＯ４エンコーダ（３）より構成されるデコーダ部（
デコーダ）、（４）は接続端子（入力端子）である。以
上の構成要素は、機器本体に設けられている。（５）は
、接続端子（４）に接続される２線式リモコンである。
タのリセット機構に係る主要部を示すものである。図に
おいて、（１）はマイクロコンピュータ、（６）はバッ
クアップ電源、（８）はりモコンデコーダ（２）及び１
２ＴＯ４エンコーダ（３）より構成されるデコーダ部（
デコーダ）、（４）は接続端子（入力端子）である。以
上の構成要素は、機器本体に設けられている。（５）は
、接続端子（４）に接続される２線式リモコンである。
本実施例のマイクロコンピュータ（１）は、タイマーマ
イコンであり、日付、時刻を発生する機能を備えると共
に、タイマー録画時刻等のデータの記憶も行う。さらに
、機器本体の動作モードを指示するキー人力を受信し、
シスコンマイコン等に対して、動作モードに係る情報を
導出することも行う。
イコンであり、日付、時刻を発生する機能を備えると共
に、タイマー録画時刻等のデータの記憶も行う。さらに
、機器本体の動作モードを指示するキー人力を受信し、
シスコンマイコン等に対して、動作モードに係る情報を
導出することも行う。
バックアップ電源（６）は、マイクロコンピュータ（１
）に、機器本体外部より供給される電圧（十Ｂ）が断た
れた時、これをバックアップし、マイクロコンピュータ
（１）内に記憶されるデータ等が消滅することを防止す
る。接続端子（４）は、ＧＮＤ１ｍ！Ｉ（９）とハイレ
ベル側（１０）とより成っており、ハイレベル側は、電
源によりプルアップされている信号線路（７）により、
リモコンデコーダ（２）に接続されている。
）に、機器本体外部より供給される電圧（十Ｂ）が断た
れた時、これをバックアップし、マイクロコンピュータ
（１）内に記憶されるデータ等が消滅することを防止す
る。接続端子（４）は、ＧＮＤ１ｍ！Ｉ（９）とハイレ
ベル側（１０）とより成っており、ハイレベル側は、電
源によりプルアップされている信号線路（７）により、
リモコンデコーダ（２）に接続されている。
リモコン（５）は抵抗（Ｒ１）・・・（Ｒ１２）とスイ
ッチ（ＳＷＩ）・・・（ＳＷＩ２）とから構成されてお
り、何れかのスイッチを押すと、押圧されたスイッチに
応じた電圧レベルが接続端子（４）に発生する。
ッチ（ＳＷＩ）・・・（ＳＷＩ２）とから構成されてお
り、何れかのスイッチを押すと、押圧されたスイッチに
応じた電圧レベルが接続端子（４）に発生する。
フモコンデコーダ（２）は、接続端子（４）に発生する
電圧レベルを入力され、内部のコンパレータで電圧レベ
ルを識別し、電圧レベルに応じてＱ、〜Ｑ ＋ｔの何れ
かを出力する。１２ＴＯ４エンコーダ（３）は、リモコ
ンデコーダ（２）の出力を、４ビツトのデータに変換し
、マイクロコンピュータ（１）に導出する。また、リモ
コンデコーダ（２）は、入力される電圧レベルがＧＮＤ
レベル（所定の電圧レベル）の時には、ローレベルのＱ
０出力（リセット信号）をマイクロコンピュータ（１）
のリセット端子に導出する。リモコンデコーダ（２）の
出力形式はオープンコレクタのコレクタとなっており、
また、リモコンデコーダ（２）の電源は、マイクロコン
ピュータ（１）とは別系統に設けられている。
電圧レベルを入力され、内部のコンパレータで電圧レベ
ルを識別し、電圧レベルに応じてＱ、〜Ｑ ＋ｔの何れ
かを出力する。１２ＴＯ４エンコーダ（３）は、リモコ
ンデコーダ（２）の出力を、４ビツトのデータに変換し
、マイクロコンピュータ（１）に導出する。また、リモ
コンデコーダ（２）は、入力される電圧レベルがＧＮＤ
レベル（所定の電圧レベル）の時には、ローレベルのＱ
０出力（リセット信号）をマイクロコンピュータ（１）
のリセット端子に導出する。リモコンデコーダ（２）の
出力形式はオープンコレクタのコレクタとなっており、
また、リモコンデコーダ（２）の電源は、マイクロコン
ピュータ（１）とは別系統に設けられている。
次に上記構成の動作について説明する。
通常の使用時においては、２線式リモコン（５）を操作
することにより、機器本体の動作モード等の設定を行う
ための情報がマイクロコンピュータ（１）に対して供給
される。また、停電等が発生し、マイクロコンピュータ
（１）に外部より供給される電圧（十Ｂ）が断たれた場
合には、バックアップ電源（６）によりバックアップが
行われる。
することにより、機器本体の動作モード等の設定を行う
ための情報がマイクロコンピュータ（１）に対して供給
される。また、停電等が発生し、マイクロコンピュータ
（１）に外部より供給される電圧（十Ｂ）が断たれた場
合には、バックアップ電源（６）によりバックアップが
行われる。
外部より供給される電圧（十Ｂ）が、長時間断たれ、バ
ックアップ電源の電位が充分に低下した状態において、
外部電源が再投入されると、コンデンサ（Ｃ）及び抵抗
（Ｒ）によって、所定時間、マイクロコンピュータ（１
）のリセットが行われるが、本実施例のバックアップ電
源（６）は容量が充分に大きく、数１０分程度外部より
供給される電圧（◆Ｂ）が断たれても、電位はほとんど
低下せず、この場合、外部電源が再投入されても、マイ
クロコンピュータ（１）はリセットされることはない。
ックアップ電源の電位が充分に低下した状態において、
外部電源が再投入されると、コンデンサ（Ｃ）及び抵抗
（Ｒ）によって、所定時間、マイクロコンピュータ（１
）のリセットが行われるが、本実施例のバックアップ電
源（６）は容量が充分に大きく、数１０分程度外部より
供給される電圧（◆Ｂ）が断たれても、電位はほとんど
低下せず、この場合、外部電源が再投入されても、マイ
クロコンピュータ（１）はリセットされることはない。
マイクロコンピュータ（１）が何らかの原因で、暴走し
た場合等には、マイクロコンピュータ（１）のリセット
を行う必要が生じる。この様な場合、本実施例では、接
続端子（４）のＧＮＤ側（９）とハイレベル側（１０）
を短終すると、リモコンデコーダ（２）に入力される電
圧レベルがＧＮＤレベルとなり、リモコンデコーダ（２
）はＱ、出力を導出し、マイクロコンピュータ（１）は
リセットされる。
た場合等には、マイクロコンピュータ（１）のリセット
を行う必要が生じる。この様な場合、本実施例では、接
続端子（４）のＧＮＤ側（９）とハイレベル側（１０）
を短終すると、リモコンデコーダ（２）に入力される電
圧レベルがＧＮＤレベルとなり、リモコンデコーダ（２
）はＱ、出力を導出し、マイクロコンピュータ（１）は
リセットされる。
Ｇ Ｎ ｌ１ｌ（９）とハイレベル側（１０）との短終
は、ドライバー等により、容易に行うことができる。
は、ドライバー等により、容易に行うことができる。
尚、デコーダ部（８）はマイクロコンピュータ（１）と
は独立して設けられているため、マイクロコンピュータ
（１）の暴走にかかわらず、入力される電圧レベル（Ｇ
ＮＤレベル）を正しく識別し、Ｑ０出力を導出すること
ができる。
は独立して設けられているため、マイクロコンピュータ
（１）の暴走にかかわらず、入力される電圧レベル（Ｇ
ＮＤレベル）を正しく識別し、Ｑ０出力を導出すること
ができる。
また、機器本体には、専用のリセットスイッチは特に設
けられていないため、上記のリセット方法を知らない第
３者がリセットを行うことは困難である。
けられていないため、上記のリセット方法を知らない第
３者がリセットを行うことは困難である。
上述した実施例は、タイムラプスビデオに本発明を採用
する場合について説明したが、本発明はこれに限定され
るものではなく、他の電子機器に設けられるマイクロコ
ンピュータに、本発明のリセット機構を適用できるのは
勿論である。
する場合について説明したが、本発明はこれに限定され
るものではなく、他の電子機器に設けられるマイクロコ
ンピュータに、本発明のリセット機構を適用できるのは
勿論である。
また、リモコンデコーダ（２）がＱ、出力（リセット信
号）を導出する時の、入力される電圧レベルは、ＧＮＤ
レベルでなく、他の電圧レベルが入力された時にリセッ
ト信号を導出する構成としてもよい。
号）を導出する時の、入力される電圧レベルは、ＧＮＤ
レベルでなく、他の電圧レベルが入力された時にリセッ
ト信号を導出する構成としてもよい。
（ト）発明の効果
以上に述べた様に本発明によれば、専用のリセットスイ
ッチを設ける必要がないため、部品点数の削減等が行え
、また、第３者には、マイクロコンピュータのリセット
方法は判りにくく、例えば、タイムラプスビデオ等に本
発明を採用した場合、ロックされている動作モードが第
３者によって解除され、所有者の目的とする録画等が妨
げられること等が防止でき、その効果は大である。
ッチを設ける必要がないため、部品点数の削減等が行え
、また、第３者には、マイクロコンピュータのリセット
方法は判りにくく、例えば、タイムラプスビデオ等に本
発明を採用した場合、ロックされている動作モードが第
３者によって解除され、所有者の目的とする録画等が妨
げられること等が防止でき、その効果は大である。
第１図は、実施例の回路図である。
（１）・・・マイクロコンピュータ
（４）・・・接続端子（入力端子）
（６）・・・バックアップ電源
（８）・・・デコーダ部（デコーダ）
Claims (1)
- （１）マイクロコンピュータと、該マイクロコンピュー
タに供給される電圧が絶たれた時、これをバックアップ
するバックアップ電源と、マイクロコンピュータに与え
る情報に応じた電圧レベルが入力される入力端子と、該
入力端子の電圧レベルをデコードし、該電圧レベルに応
じたデータを前記マイクロコンピュータに導出するデコ
ーダとを備え、該デコーダは、前記電圧レベルが所定の
電圧レベルとなった時には、前記マイクロコンピュータ
のリセット端子に、リセット信号を導出する構成とする
ことを特徴とするマイクロコンピュータのリセット機構
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010226A JP2623000B2 (ja) | 1989-01-19 | 1989-01-19 | マイクロコンピュータのリセット機構 |
| US07/466,976 US5155730A (en) | 1989-01-19 | 1990-01-18 | Reset circuit for microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010226A JP2623000B2 (ja) | 1989-01-19 | 1989-01-19 | マイクロコンピュータのリセット機構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02190901A true JPH02190901A (ja) | 1990-07-26 |
| JP2623000B2 JP2623000B2 (ja) | 1997-06-25 |
Family
ID=11744368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010226A Expired - Fee Related JP2623000B2 (ja) | 1989-01-19 | 1989-01-19 | マイクロコンピュータのリセット機構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5155730A (ja) |
| JP (1) | JP2623000B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724167B2 (en) | 2003-05-21 | 2010-05-25 | Austriamicrosystems Ag | Integrated circuit arrangement, and method for programming an integrated circuit arrangement |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5570050A (en) * | 1994-03-08 | 1996-10-29 | Intel Corporation | Zero standby current power-up reset circuit |
| JPH08123583A (ja) * | 1994-10-27 | 1996-05-17 | Oki Electric Ind Co Ltd | 内部状態確定装置 |
| KR0177093B1 (ko) * | 1995-05-31 | 1999-05-15 | 윤종용 | Cpu 리셋회로 |
| US7034593B1 (en) * | 2003-11-13 | 2006-04-25 | Cirrus Logic, Inc. | Reset mode indication for an integrated circuit using a non-dedicated pin |
| US7236022B2 (en) * | 2003-12-03 | 2007-06-26 | Realtek Semiconductor Corp. | Device and method for setting an initial value |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537623A (en) * | 1978-09-06 | 1980-03-15 | Omron Tateisi Electronics Co | Sequence programmer |
| JPS6039224A (ja) * | 1983-08-13 | 1985-03-01 | Matsushita Electric Works Ltd | マイクロコンピユ−タ使用機器のリセツト装置 |
| JPS6062101U (ja) * | 1983-09-30 | 1985-05-01 | 株式会社ノーリツ | シ−ケンス制御回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3854123A (en) * | 1973-04-02 | 1974-12-10 | Zenith Radio Corp | Remotely controllable tuning system for television tuners |
| JPS54138330A (en) * | 1978-04-19 | 1979-10-26 | Sony Corp | Control circuit |
| DE2946081C3 (de) * | 1979-11-15 | 1995-09-21 | Wabco Vermoegensverwaltung | Schaltungsanordnung zur Überwachung der Funktion eines Mikroprozessors |
| DE2951974C2 (de) * | 1979-12-22 | 1982-06-16 | Walter Ing.(Grad.) 8728 Hassfurt Voll | Fernsteuerschaltung |
| US4523295A (en) * | 1982-09-07 | 1985-06-11 | Zenith Electronics Corporation | Power loss compensation for programmable memory control system |
| JPS59214953A (ja) * | 1983-05-20 | 1984-12-04 | Olympus Optical Co Ltd | マイクロプロセツサの誤動作防止装置 |
| US4612499A (en) * | 1983-11-07 | 1986-09-16 | Texas Instruments Incorporated | Test input demultiplexing circuit |
| JPS62106524A (ja) * | 1985-11-01 | 1987-05-18 | Clarion Co Ltd | 車載用の機器のマイクロコンピユ−タリセツト回路 |
-
1989
- 1989-01-19 JP JP1010226A patent/JP2623000B2/ja not_active Expired - Fee Related
-
1990
- 1990-01-18 US US07/466,976 patent/US5155730A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537623A (en) * | 1978-09-06 | 1980-03-15 | Omron Tateisi Electronics Co | Sequence programmer |
| JPS6039224A (ja) * | 1983-08-13 | 1985-03-01 | Matsushita Electric Works Ltd | マイクロコンピユ−タ使用機器のリセツト装置 |
| JPS6062101U (ja) * | 1983-09-30 | 1985-05-01 | 株式会社ノーリツ | シ−ケンス制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724167B2 (en) | 2003-05-21 | 2010-05-25 | Austriamicrosystems Ag | Integrated circuit arrangement, and method for programming an integrated circuit arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| US5155730A (en) | 1992-10-13 |
| JP2623000B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1159145A (en) | Memory error signal devices for tape cassettes with memory | |
| JPH02190901A (ja) | マイクロコンピュータのリセット機構 | |
| US7350038B2 (en) | Disk system and medium with contents play-back restriction mechanism | |
| JP2666363B2 (ja) | 電気機器 | |
| US4626106A (en) | VCR timed controller | |
| US4814901A (en) | Video cassette recorder for rental use which is rendered unusable after a predetermined period of time | |
| JPS606020B2 (ja) | タイマ予約表示装置 | |
| US5357492A (en) | Apparatus for indicating times and/or date in portable recording unit | |
| KR900005928B1 (ko) | 구동 제어장치 | |
| JPS60117469A (ja) | 磁気記録再生装置 | |
| JPH0711072U (ja) | テレビジョンカメラ装置の故障診断装置 | |
| JP2819704B2 (ja) | ダビング用磁気記録再生装置 | |
| JPH048991B2 (ja) | ||
| JPS5824266Y2 (ja) | 磁気記録再生機のバツテリ電源回路 | |
| EP0351120A2 (en) | Recording system | |
| JPS6224397Y2 (ja) | ||
| JPH0654555B2 (ja) | 限時動作型磁気記録再生装置 | |
| JPS6241276Y2 (ja) | ||
| US20050158020A1 (en) | Data archiving apparatus for a security system and method thereof | |
| JPS63298736A (ja) | 記録再生機器の予約タイマ装置 | |
| KR940020408A (ko) | 일반 가정용 비데오 카세트 레코더의 장시간 녹화제어장치 및 그 제어방법 | |
| JPS6318949Y2 (ja) | ||
| JPH01223523A (ja) | 入力データ再現装置 | |
| JPS61277326A (ja) | 蓄電池の充電方法 | |
| JPH02183156A (ja) | リレーを用いた入力状態記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |