JPH02191023A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH02191023A
JPH02191023A JP1239689A JP1239689A JPH02191023A JP H02191023 A JPH02191023 A JP H02191023A JP 1239689 A JP1239689 A JP 1239689A JP 1239689 A JP1239689 A JP 1239689A JP H02191023 A JPH02191023 A JP H02191023A
Authority
JP
Japan
Prior art keywords
frame memory
display
information
output
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1239689A
Other languages
English (en)
Inventor
Shunji Ota
俊二 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP1239689A priority Critical patent/JPH02191023A/ja
Publication of JPH02191023A publication Critical patent/JPH02191023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置、特にマルチウィンドウ方式でビ
ットマツプ形式データと複雑な図形や画像を同時に表示
する画像表示装置に関する。
〔従来の技術〕
近年、いわゆるワークステーションと呼ばれる小型電子
計算機において急速に普及してきた表示方式にマルチウ
ィンドウ方式がある。マルチウィンドウ方式は操作性と
マルチタスクオペレーティングシステムとの整合性が優
れているため、それを使用することにより使用者の作業
効率が向上するとされている。しかしマルチウィンドウ
方式の技術は表示される画素の一つ一つをソフトウェア
により制御するビットマツプ方式といわれるフレームバ
ッファ管理の一方式を前提として発達してきたものであ
るため、文字や簡単な図形の表示には適しているものの
、従来ビットマツプ方式でない方式、すなわちソフトウ
ェアでなしにハードウェアがフレームメモリに画素を書
き込むことを前提に発達してきた高速図形表示技術と統
合すること、つまり単一の機構によりマルチウィンドウ
方式で高速図形表示を行うことが困難であった。
そのため、複雑な図形や画像を格納する第1のフレーム
メモリと、文字や簡単な図形を格納する第2のフレーム
メモリを別個に設け、さらに表示に際して両者のどちら
を実際に表示するかを画素毎に指定するだめの第3のフ
レームメモリを設け、表示の為の読み出しを三者同時に
行い第3のフレームメモリの情報により第1と第2のフ
レームメモリのどちらを表示するかを切り替える方式が
広く行われてきた。
そのようにすることにより、表示上は第1と第2のフレ
ームメモリがあたかも一つのフレームメモリに統合され
たかのように扱うことができるようになった。
〔発明が解決しようとする課題〕
しかしながら、前記の方法によると第3のフレームメモ
リの内容を頻繁に書き替える必要があった。すなわち、
第1のフレームメモリの内容が表示されている領域に第
2のフレームメモリの内容を表示しようとするときは、
まず第2のフレームメモリに表示しようとする情報を格
納し、その後に第3のフレームメモリの対応する領域に
第2のフレームメモリの表示を指示する内容を書き込む
必要があった。また逆に第2のフレームメモリの内容が
表示されている領域に第1のフレームメモリの内容を表
示させようとするときも同様に第3のフレーム、メモリ
の書き込みを行う必要があった。
〔課題を解決するための手段〕
上記課題を解決するために本発明では、画像表示装置に
おいて、画像情報を記憶する第1及び第2の2つのフレ
ームメモリと、表示の優先順位1報を記憶する第3のフ
レームメモリと、前記第1゜第2.第3の3つのフレー
ムメモリにそれぞれ独立の情報を格納するフレームメモ
リ書き込み手段と、前記第1と第2のフレームメモリよ
り読み出された表示画素情報のどちらか一方を選択する
切換手段と、前記第2のフレームメモリの表示画素情報
が積極的な表示を目的としない情報であることを検出す
る背景色検出手段と、前記第3のフレームメモリより読
み出された表′示優先順位情報が第1のフレームメモリ
の表示を指示しており、かつ前記背景色検出手段が第2
のフレームメモリの画素情報が表示を目的としない情報
であることを示しているときに前記切換手段に対して第
1のフレームメモリからの表示画素情報の選択を指示し
それ以外のときは第2のフレームメモリからの表示画素
情報の選択を指示する選択決定手段と、前記切換手段に
より選択された表示画素情報を表示に適した信号に変換
する表示信号作成手段を具備する構成とした。
〔作用〕
本発明は第3のフレームメモリの内容が第1のフレーム
メモリの表示を指示していても、第2のフレームメモリ
に表示すべき内容が格納されていたならば第2のフレー
ムメモリの内容を優先して表示させるようにすることに
より、第2のフレームメモリの表示を行う際に第3のフ
レームメモリを操作することを不要にして処理能率を向
上させることを目的とする。
〔実施例〕
以下本発明の実施例を図面に基づいて説明する。
図1は本発明の一実施例の構成を示す図である。
1は複雑な図形や画像が格納される第1のフレームメモ
リであり目的とする表示を行うに足るブレーン数を持っ
ている。2は文字や簡単な図形が格納される第2のフレ
ームメモリであり目的とする表示を行うに足るブレーン
数を持っている。3は表示に際しての切り替え情報が格
納される第3のフレームメモリでありブレーン数は1で
ある。4は高速図形発生装置である。5は背景色検出回
路である。6は2つの入力のどちらか一方を制御入力に
応じて切り替えて出力する切り替え回路である。7ばA
NDゲートである。8は表示のためのビデオ信号生成回
路である。9はバスである。
第1のフレームメモリ1の入力は高速凹形発生装置4に
接続され、複雑な図形や画像が書き込まれる。第1のフ
レームメモリ1の出力は切り替え回路6に接続される。
第2のフレームメモリ2の入力はハス9に接続されCP
Uにより文字や簡単な図形が書き込まれる。第2のフレ
ームメモリ2の出力は切り替え回路6の入力に接続され
ると同時に背景色検出回路5の入力に接続される。第3
のフレームメモリ3の入力はハス9に接続されCpuに
より表示制御情報が書き込まれる。第3のフレームメモ
リ3の出力はANDゲート7の一つの入力に接続される
。第1.第2.第3のフレームメモリ1.2.3の出力
はビデオ信号作成のためのタイミングに合わせて同時に
読み出される。
背景色検出回路5は第2のフレームメモリ2の出力が特
に積極的に表示を行わないデータすなわち背景色である
ときに1を出力し、そうでないときには0を出力する。
背景色検出回路5の出力はANDゲート7の入力に接続
される。第3のフレームメモリ3の出力は第1のフレー
ムメモリ1の表示を指示するときは1、第2のフレーム
メモリ2の表示を指示するときは0である。ANDゲー
ト7は二つの入力がどちらも1であるときのみ1を出力
する。すなわち、ANDゲート7の出力は第3のフレー
ムメモリ3の出力が第1のフレームメモリ1の表示を指
示しており、かつ第2のフレームメモリ2の出力が背景
色であるときのみ1になる。ANDゲート7の出力は切
り替え回路6の制御入力に接続され、切り替え回路6は
制御入力の値が0のときには第2のフレームメモリ2の
出力を、1のときは第1のフレームメモリ1の出力をビ
デオ信号生成回路8に対して出力する。ビデオ信号生成
回路8の出力は表示のための装置に送られる。
以上の説明から明らかなように第2のフレームメモリ2
に表示すべき内容が格納されているときは第2のフレー
ムメモリ2の内容が表示され、そうでないときは第3の
フレームメモリ3の内容に従って第1のフレームメモリ
1と第2のフレームメモリ2の内容のどちらかが表示さ
れる。
〔発明の効果〕
以上、本発明は文字や簡単な図形を表示するのに際して
制御のためのフレームメモリを操作するという手順を不
要にし著しく処理能率の向上に寄与するという効果を有
する。
=8 8・・・ビデオ信号生成回路 9・ ・・バス 以上 出願人 セイコー電子工業株式会社

Claims (1)

    【特許請求の範囲】
  1. 画像情報を記憶する第1及び第2の2つのフレームメモ
    リと、表示の優先順位情報を記憶する第3のフレームメ
    モリと、前記第1、第2、第3の3つのフレームメモリ
    にそれぞれ独立の情報を格納するフレームメモリ書き込
    み手段と、前記第1と第2のフレームメモリより読み出
    された表示画素情報のどちらか一方を選択する切換手段
    と、前記第2のフレームメモリの表示画素情報が積極的
    な表示を目的としない情報であることを検出する背景色
    検出手段と、前記第3のフレームメモリより読み出され
    た表示優先順位情報が第1のフレームメモリの表示を指
    示しており、かつ前記背景色検出手段が第2のフレーム
    メモリの画素情報が表示を目的としない情報であること
    を示しているときに前記切換手段に対して第1のフレー
    ムメモリからの表示画素情報の選択を指示しそれ以外の
    ときは第2のフレームメモリからの表示画素情報の選択
    を指示する選択決定手段と、前記切換手段により選択さ
    れた表示画素情報を表示に適した信号に変換する表示信
    号作成手段を持つことを特徴とする画像表示装置。
JP1239689A 1989-01-20 1989-01-20 画像表示装置 Pending JPH02191023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1239689A JPH02191023A (ja) 1989-01-20 1989-01-20 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1239689A JPH02191023A (ja) 1989-01-20 1989-01-20 画像表示装置

Publications (1)

Publication Number Publication Date
JPH02191023A true JPH02191023A (ja) 1990-07-26

Family

ID=11804107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1239689A Pending JPH02191023A (ja) 1989-01-20 1989-01-20 画像表示装置

Country Status (1)

Country Link
JP (1) JPH02191023A (ja)

Similar Documents

Publication Publication Date Title
US4688190A (en) High speed frame buffer refresh apparatus and method
US5101365A (en) Apparatus for extending windows using Z buffer memory
JPS62280799A (ja) ビデオインターフェース方法及び装置
KR100196686B1 (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치
JPH04174497A (ja) 表示制御装置
JPH05297827A (ja) 液晶表示装置
US5870074A (en) Image display control device, method and computer program product
JPS59231591A (ja) 画像表示装置
JPH01314382A (ja) 画像表示装置
JPH0782315B2 (ja) 画像処理装置
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JP2508544B2 (ja) グラフィックディスプレイ装置
AU617464B2 (en) Apparatus for extending windows using z buffer memory
JPH06343142A (ja) 画像表示装置
JPS62297975A (ja) マルチ・ウインドウ表示制御方式
JP2821121B2 (ja) 表示制御装置
JPS6315288A (ja) 3次元図形表示装置
JPH077266B2 (ja) 表示制御装置
JPS62125475A (ja) カラ−モニタにおけるシステムライン着色方式
JPS61223787A (ja) 文書作成装置
JPH0540459A (ja) 表示制御装置
JPH02195424A (ja) 画像ワークステーション
JPH04336598A (ja) 図形表示装置
JPS5818681A (ja) フルドット形グラフィック・ディスプレイ装置
JPH01246630A (ja) データアクセス装置