JPH02192308A

JPH02192308A - 利得可変型差動増幅器

Info

Publication number: JPH02192308A
Application number: JP1224089A
Authority: JP
Inventors: Junzo Ono; 小野　順造
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-01-20
Filing date: 1989-01-20
Publication date: 1990-07-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】童髪上皇肌■圀国本発明は利得可変型の差動増幅器に関するものである。

皿来夏及止一般に差動増幅器は一対のトランジスタで差動対を成す
ものを１組、或いは複数組接続して構成している。とこ
ろで、出力を差動でなくシングルで取り出す差動増幅器
では定電流源を制御する代りに差動対トランジスタのバ
イアスを制御し電流の分流比を変えることによって利得
制御を行うものがある。この場合、差動対トランジスタ
の出力を取り出す方のトランジスタをＯＦＦすると実質
的に出力が得られないので、利得制御はこの出力用トラ
ンジスタを０ＦＦＬない範囲内で行わなければならない
。

■が７ンしようとする課しかしながら、斯る利得制御ではその可変範囲が充分に
とれないと共に所望の最大値、最小値が正確に実現しえ
ないという欠点がある。

本発明はこのような点に鑑みなされたものであって、所
望の最大、最小、及び中央利得を充分且つ正確に得るこ
とができる利得可変型差動増幅器を提供することを目的
とする。

本発明の他の目的は所望の最大、最小、及び中央利得を
正確に得ることができると共に出力における平均出力電
位の変化が生じないようにした利得可変型差動増幅器を
提供することにある↓１　　　゛　るための上記の目的を達成するため本発明の利得可変型増幅器は
、トランジスタの第１群と、該第１群と差動対を成すが
第１群よりも電流容量の小さい第２群と、前記第１．第
２群の入力端子に共通に接続された定電流源と、前記入
力端子に信号を与える手段と、前記第１．第２群のバイ
アス供給端子に固定バイアスを与える手段と、前記第１
群の出力端子に入力端子が接続されると共に互いに差動
対を成すトランジスタの第３群及び等バイアスでは該第
３群よりも電流容量の小さい第４群と、前記第４群の出
力端子と前記第２群の出力端子に共通に接続された負荷
インピーダンスと、該共通の接続点から出力を取り出す
手段と、前記第３群及び第４群のバイアス供給端子に利
得可変電圧を与える手段とから構成されている。

また、上記他の目的を達成するため本発明の利得可変型
増幅器は、トランジスタの第１群と、該第１群と差動対
を成すが第１群よりも電流容量の小さい第２群と、前記
第１．第２群の入力端子に共通に接続された電流源と、
前記入力端子に信号を与える手段と、前記第１群の出力
端子に入力端子が接続されると共に互いに差動対を成す
トランジスタの第３群及び等バイアスでは該第３群より
も電流容量の小さい第４群と、前記第４群の出力端子と
前記第２群の出力端子に共通に接続された負荷インピー
ダンスと、該共通の接続点から出力を取り出す手段と、
前記第３群及び第４群のバイアス供給端子に利得可変電
圧を与える手段と、から成る利得可変型差動増幅器にお
いて、前記共通の接続点の平均出力電位を一定とするよ
うに前記第１．第２のバイアス供給端子にコントロール
信号を与えると共に前記電流源の電流値を制御する手段
を設けた構成となっている。

作−■ このような構成によると、入力信号は第１群から第４群
を経て前記共通接続点へ至る第１系統と、第２群から直
接共通接続点へ至る第２系統とに分岐し”ζ伝送される
。そして、第２系統は常に作動状態となっているが、利
得制御により第１系統は第４群で遮断される場合がある
。第３群と第４群が共にＯＮのときは差動増幅器は中央
利得となる。

第３群がＯＦＦで、第４群がＯＮのときは第２群の出力
電流が全て第４群を通して流れるため利得は最大となる
。そして第３群がＯＮで、第４群がＯＦＦのときは最小
利得となる。

次に上記制御手段を設けた場合には平均出力電位の変動
が抑えられるので、該利得可変型増幅器を後段回路と直
結（直流結合）しても後段回路へバイアス変動は与えな
い。

裏」Ｌ■ 本発明を実施した第１図において、（Ｑｌ）はそのベー
スに入力信号（ｅ、）が与えられる入力トランジスタで
あり、そのエミッタには定電流源（５）が接続されてい
る。（１）は３個のトランジスタ（ＱＺ）　（Ｑｌ）　
（Ｑ、）から成る第１群、（２）は１個のトランジスタ
（Ｑ、）から成る第２群であって、これらの第１．第２
群（１）（２）は互いに差動対を成し、それらのエミッ
タは定電流源（６）に接続されると共に抵抗（Ｒ１）を
介して入力トランジスタ（Ｑｌ）とも差動接続されてい
る。

第１群（１）の出力端子、即ちトランジスタ（（ｈ）（
（ｈ）（Ｑ４）のコレクタは第３群（３）と第４群（４
）の入力端子（第３群と第４群を構成する各トランジス
タのエミッタ）に接続されている。第３群（３）は２個
のトランジスタ（Ｑｉ）　（Ｑ？）から成り、また第４
群（４）は１個のトランジスタ（０゜）から構成されて
いる。そして、これらの第３群（３）と第４群（４）は
互いに差動対を成している。第３群（３）を構成するト
ランジスタ（Ｑｉ）　（Ｑ？）のコレクタは電源電圧ラ
イン（７）に接続されているが、第４群（４）のトラン
ジスタ（Ｑｓ）のコレクタは負荷抵抗（Ｒ８）を介して
電源電圧ライン（７）に接続されている。負荷抵抗（Ｒ
２）の一端には第２群（２）のトランジスタ（Ｑ、）の
コレクタも接続されており、増幅器の出力（ｅｏ）は負
荷抵抗（Ｒ２）とトランジスタ（Ｑｓ）（Ｑｉ）の接続
点（ａ）から線路（８）を通して取り出される。

第３群（３）と第４群（４）のバイアス供給端子〔トラ
ンジスタ（Ｑｉ）（口？）　（Ｑｉ）のベース〕は利得
可変信号供給回路（９）から利得制御電圧を受けるよう
に接続されている。一方、第１群（１）と第２群（２）
のバイアス供給端子（トランジスタ（Ｑり　（Ｑｉ）　
（Ｑ４）と（Ｑ、）のベース）には電源電圧（＋Ｖｃｃ
）を抵抗（Ｒ１）と（Ｒ４）で分圧した電圧が固定バイ
アスとして与えられるようになっている。

次に、このように構成された第１図の増幅器の可変利得
動作を説明する。尚、第１群（１）、第２群（２）を構
成するトランジスタ（Ｑり〜（ＱＳ）にはそれぞれ直流
電流Ｉ０が流れるものとする。まず、この増幅器の利得
は第３群（３）と第４群（４）に与えられる利得制御電
圧によって可変されるが、第３群（３）と第４群（４）
がいずれもＯＮしている状態では第４群（４）のトラン
ジスタ（０，）にはＩｏが流れる。従って、負荷抵抗（
Ｒ２）にはこの電流Ｉ０と、常時ＯＮしている第２群（
２）のトランジスタ（口、）からの■。の合計２１゜が
流れることになる。このように第３群（３）と第４群（
４）が共にＯＮしている状態の利得は中央利得である。

次に、最大利得を得る場合には第３群（３）をＯＦＦし
、第４群（４）をＯＮとする。このようにすると、第１
群（１）の電流３１ｏが全て第４群（４）に流れるので
、負荷抵抗（Ｒ２）には第２群（２）からの電流１．と
合せて４■。が流れる。

最小利得を得る場合には第３群（３）をＯＮ、第４群（
４）をＯＦＦになす。この場合、負荷抵抗（Ｒ２）には
第２群（２）からの電流１．が流れるだけである。

以上要するに、中央利得をＡとすると、最大利得−・−
２Ａ中央利得−・−・・・・Ａ最小利得・・・・・・・Ａ／２となり、中央利得に対し最大利得は＋６　ｄＢ、最小利
得は一６ｄＢとなる。このように、最大利得、中央利得
、最小利得は第３群（３）と第４群（４）のＯＮ。

ＯＦＦの組み合せで決まるので、最大、中央、最小の利
得が正確に実現できる。ところで、この第１図の回路は
最大、中央、ｊｌ小の利得状態で負荷抵抗（Ｒ２）に流
れる直流電圧が異なることから分るように平均出力電位
が変化することになる。従って、例えばＩＣのように後
段回路（図示せず）と直流結合した場合には、その後段
回路のバイアスを変動させることになり、後段回路の動
作を損なったり、信号の波形歪を招来したりすることが
ある。従って、このような場合を考慮し、第２図に示す
実施例では平均出力電位を一定にするように工夫されて
いる。

第２図において、第１図と同一部分には同一の符号を付
して説明を省略する。第２図の実施例が第１図と相違す
る点は、第１群（１）と第２群（２）を流れる直流電流
を可変するべく、これらの第１群（１）と第２群（２）
のバイアスを可変制御するようにしている点と、それに
応じてそれらの入力端子に接続された電流源回路の電流
を可変制御するようにしている点である。このため、ト
ランジスタ（Ｑ２）〜（Ｑ５）のベースには制御電圧発
生回路０ωからの制御電圧がトランジスタ（Ｑ、。）を
介して印加されるようになっており、またトランジスタ
（Ｑ、）〜（Ｑｓ）のエミッタにはトランジスタ（口、
）と抵抗（Ｒｓ）及び定電流源（１１）より成る電流源
回路０２）が設けられ、そのトランジスタ（Ｑ、）のベ
ースに前記トランジスタ（Ｑｌ。）と抵抗（Ｒ＆）を介
して制御電圧発生回路（１０）からの制御電圧が与えら
れるようになっている。

（ａ）点の平均出力電位が低くなると、制御電圧発注回
路θωから低い制御電圧が与えられ、トランジスタ（０
り〜（Ｑ、）の導通度が下降すると共にトランジスタ（
Ｑ、）の導通度も下がるので、（８１点の平均出力電位
は上昇する。逆に、（ａ）点の平均出力電位が高くなる
と、高い制御電圧が与えられてトランジスタ（Ｑ２）〜
（Ｑ、）及び（Ｑ、）の導通度が高くなり、（ａ）点の
電位は上昇する。このようにして、（ａ）点の平均出力
電位は一定に保持される。尚、定電流源０１）の代りに
抵抗（Ｒ１）を接続しても同様の効果が得られる。第３
図は入力信号ｅｉと第３群のトランジスタ（Ｑｂ）（Ｑ
ｔ）に印加されたベース電圧ｅ　１３＋第４群（４）の
トランジスタ（ＵＳ）に印加されたベース電圧ｅ　１４
＋　制ｉｌｌ電圧ｅ□。との関係と、それによる出力電
圧ｅ、を示している。

前記制御電圧発生回路０Φは出力の平均出力電位を監視
し、その電位の変化を補正するような電圧を生成するよ
うに構成することができる。入力信号がテレビのビデオ
信号等の場合には、ベデスクルレベルをサンプリングパ
ルスでサンプリングすると共に、そのサンプリング値を
所定の基準電位と比較し、その比較出力を負帰還電圧と
して出力するように構成するとよい。

光皿皇肱王以上の通り本発明によれば、第３群と第４群のＯＮ、Ｏ
ＦＦの組み合せによって利得の最大、中央、最小が達成
されるので、これら最大、中央。

最小の利得が充分且つ正確に実現することができる。ま
た、第１群、第２群のバイアス及びその電流源の電流値
を制御することにより平均出力電位を一定に保持するこ
とができるので、ＩＣ等において後段回路と直流結合し
た場合に、後段回路のバイアスに変動を与えないという
利点を得ることができる。

【図面の簡単な説明】

第１図は本発明を実施した利得可変型差動増幅器を示す
回路図であり、第２図は本発明の他の実施例を示す回路
図、そして第３図は第２図の特性図である。（１）・・−第１群、（２）・・−第２群、（３）・・
・第３群。（４）・・−第４群、（６）・・・定電流源。（８）・・・線路（出力を取り出す手段）（９）−・利
得可変信号供給回路。００）・・−制御電圧発生回路。ａ’ａ−−・電流源回路、　（Ｒ１）・・・負荷抵抗。第１図

Claims

【特許請求の範囲】

（１）トランジスタの第１群と、該第１群と差動対を成
すが第１群よりも電流容量の小さい第２群と、前記第１
、第２群の入力端子に共通に接続された定電流源と、前
記入力端子に信号を与える手段と、前記第１、第２群の
バイアス供給端子に固定バイアスを与える手段と、前記
第１群の出力端子に入力端子が接続されると共に互いに
差動対を成すトランジスタの第３群及び等バイアスでは
該第３群よりも電流容量の小さい第４群と、前記第４群
の出力端子と前記第２群の出力端子に共通に接続された
負荷インピーダンスと、該共通の接続点から出力を取り
出す手段と、前記第３群及び第４群のバイアス供給端子
に利得可変電圧を与える手段と、から成る利得可変型差
動増幅器。
（２）トランジスタの第１群と、該第１群と差動対を成
すが第１群よりも電流容量の小さい第２群と、前記第１
、第２群の入力端子に共通に接続された電流源と、前記
入力端子に信号を与える手段と、前記第１群の出力端子
に入力端子が接続されると共に互いに差動対を成すトラ
ンジスタの第３群及び等バイアスでは該第３群よりも電
流容量の小さい第４群と、前記第４群の出力端子と前記
第２群の出力端子に共通に接続された負荷インピーダン
スと、該共通の接続点から出力を取り出す手段と、前記
第３群及び第４群のバイアス供給端子に利得可変電圧を
与える手段と、から成る利得可変型差動増幅器において
、前記共通の接続点の平均出力電位を一定とするように
前記第１、第２のバイアス供給端子にコントロール信号
を与えると共に前記電流源の電流値を制御する手段を設
けたことを特徴とする利得可変型差動増幅器。