JPH0424909B2 - - Google Patents
Info
- Publication number
- JPH0424909B2 JPH0424909B2 JP57111222A JP11122282A JPH0424909B2 JP H0424909 B2 JPH0424909 B2 JP H0424909B2 JP 57111222 A JP57111222 A JP 57111222A JP 11122282 A JP11122282 A JP 11122282A JP H0424909 B2 JPH0424909 B2 JP H0424909B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- connection point
- potential
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、映像信号とブランキング信号とが
合成された信号の黒レベルの設定を行なうリニア
クリツプ回路に関する。
合成された信号の黒レベルの設定を行なうリニア
クリツプ回路に関する。
従来、リニアクリツプ回路は第１図に示すよう
に構成されている。すなわち、電源Vccと接地点
との間に、映像信号とブランキング信号とが合成
された信号Vioで導通制御されるトランジスタQ1
（第１の増幅器）および電流源I1が直列接続され、
上記トランジスタQ1と電流源I1との接続点と電源
Vccとの間にトランジスタQ2（第２の増幅器）が
接続され、バイアス源V1で導通設定される。そ
して、トランジスタQ1，Q2の接続点から黒レベ
ルの設定を行なつた出力Vputを得る。
に構成されている。すなわち、電源Vccと接地点
との間に、映像信号とブランキング信号とが合成
された信号Vioで導通制御されるトランジスタQ1
（第１の増幅器）および電流源I1が直列接続され、
上記トランジスタQ1と電流源I1との接続点と電源
Vccとの間にトランジスタQ2（第２の増幅器）が
接続され、バイアス源V1で導通設定される。そ
して、トランジスタQ1，Q2の接続点から黒レベ
ルの設定を行なつた出力Vputを得る。
上記のような構成において、第２図ａ，ｂのタ
イミングチヤートを用いて動作を説明する。ａ図
は入力信号Vioの波形を示すもので、この信号は
映像信号とブランキング信号との合成波であり、
トランジスタQ1のベースに供給される。上記ト
ランジスタQ2はバイアス源V1で導通設定されて
いるので、トランジスタQ1，Q2の共通エミツタ
の電位は「R′／Ｒ＋R′・I1」なる電位となる。ここ でＲはトランジスタQ1の導通抵抗、R′はトラン
ジスタQ2の導通抵抗である。従つて、出力信号
Vputは、ｂ図に示すようにａ図に示した入力信号
Vioをバイアス源V1の電位でカツトした波形とな
る。
イミングチヤートを用いて動作を説明する。ａ図
は入力信号Vioの波形を示すもので、この信号は
映像信号とブランキング信号との合成波であり、
トランジスタQ1のベースに供給される。上記ト
ランジスタQ2はバイアス源V1で導通設定されて
いるので、トランジスタQ1，Q2の共通エミツタ
の電位は「R′／Ｒ＋R′・I1」なる電位となる。ここ でＲはトランジスタQ1の導通抵抗、R′はトラン
ジスタQ2の導通抵抗である。従つて、出力信号
Vputは、ｂ図に示すようにａ図に示した入力信号
Vioをバイアス源V1の電位でカツトした波形とな
る。
しかし、上記のような構成では、入力信号Vio
のレベルが黒レベルに近い状態の時、つまり、映
像画面が暗い時には、第２図ｂに破線DLで囲ん
で示すように出力信号Vputの立ち上がりが遅れる
とともに、黒レベル付近の周波数特性も悪い欠点
がある。これは、黒レベル付近ではトランジスタ
Q1，Q2が同時にアクテイブな領域に入つている
ためで、このような状態においては、トランジス
タQ1の負荷としてトランジスタQ2のエミツタ交
流抵抗が接続されていることになる。上記エミツ
タ交流抵抗r2は下式(1)で示される。
のレベルが黒レベルに近い状態の時、つまり、映
像画面が暗い時には、第２図ｂに破線DLで囲ん
で示すように出力信号Vputの立ち上がりが遅れる
とともに、黒レベル付近の周波数特性も悪い欠点
がある。これは、黒レベル付近ではトランジスタ
Q1，Q2が同時にアクテイブな領域に入つている
ためで、このような状態においては、トランジス
タQ1の負荷としてトランジスタQ2のエミツタ交
流抵抗が接続されていることになる。上記エミツ
タ交流抵抗r2は下式(1)で示される。
r2＝kT／qI ……(1)
上式(1)において、ｋはボルツマン定数、Ｔは絶
対温度、ｑは電子の単位電荷、Ｉはトランジスタ
Q2に流れる電流である。トランジスタQ1の出力
インピーダンスも同様に、下式(2)で示される。
対温度、ｑは電子の単位電荷、Ｉはトランジスタ
Q2に流れる電流である。トランジスタQ1の出力
インピーダンスも同様に、下式(2)で示される。
r1＝kT／ｑ（I1−Ｉ） ……(2)
上記トランジスタQ1の出力インピーダンスr2
は、r1と比較しても決して低くないために、出力
端においてレベルの低下をきたす欠点がある。
は、r1と比較しても決して低くないために、出力
端においてレベルの低下をきたす欠点がある。
この発明は上記のような事情を鑑みてなされた
もので、その目的とするところは、映像信号が黒
レベルに近い状態でも安定した出力が得られるリ
ニアクリツプ回路を提供することである。
もので、その目的とするところは、映像信号が黒
レベルに近い状態でも安定した出力が得られるリ
ニアクリツプ回路を提供することである。
すなわち、この発明においては、上記第１図の
回路における黒レベル付近でのトランジスタQ1，
Q2のゆるやかな導通抵抗の変化を急峻にするた
めに、出力信号Vputをバツフアアンプによりトラ
ンジスタQ1に帰還してこのトランジスタQ1の出
力インピーダンスを下げるように構成したもので
ある。
回路における黒レベル付近でのトランジスタQ1，
Q2のゆるやかな導通抵抗の変化を急峻にするた
めに、出力信号Vputをバツフアアンプによりトラ
ンジスタQ1に帰還してこのトランジスタQ1の出
力インピーダンスを下げるように構成したもので
ある。
以下、この発明の一実施例について図面を参照
して説明する。第３図はその構成を示すもので、
上記第１図の回路における入力トランジスタQ1
のベース回路に、トランジスタQ3，Q4、抵抗R1，
R2，R3および電流源I2から成るバツフアアンプ
を設けたものである。すなわち、電源の一方
（Vcc）と他方（接地点）との間に、トランジスタ
Q3、抵抗R1および電流源I2を接続し、上記抵抗
R1と電流源I2との接続点と電源Vccとの間に、抵
抗R2、トランジスタQ4、抵抗R3をそれぞれ直列
接続する。さらに、電源Vccと接地点間に、トラ
ンジスタQ1および電流源I1を直列接続する。上記
トランジスタQ1は抵抗R3とトランジスタQ4との
接続点Ｂの電位で導通制御され、トランジスタ
Q4はトランジスタQ1と電流源I1との接続点Ｃの
電位で導通制御される。上記接続点Ｂと電源Vcc
との間にトランジスタQ5を接続するとともに、
バイアス源V1で導通設定し、接続点Ｃと電源Vcc
との間にトランジスタQ2を接続し、トランジス
タQ5と共通の電位V1で導通設定する。そして、
接続点Ｃから出力信号Vputを得るようにして成
る。
して説明する。第３図はその構成を示すもので、
上記第１図の回路における入力トランジスタQ1
のベース回路に、トランジスタQ3，Q4、抵抗R1，
R2，R3および電流源I2から成るバツフアアンプ
を設けたものである。すなわち、電源の一方
（Vcc）と他方（接地点）との間に、トランジスタ
Q3、抵抗R1および電流源I2を接続し、上記抵抗
R1と電流源I2との接続点と電源Vccとの間に、抵
抗R2、トランジスタQ4、抵抗R3をそれぞれ直列
接続する。さらに、電源Vccと接地点間に、トラ
ンジスタQ1および電流源I1を直列接続する。上記
トランジスタQ1は抵抗R3とトランジスタQ4との
接続点Ｂの電位で導通制御され、トランジスタ
Q4はトランジスタQ1と電流源I1との接続点Ｃの
電位で導通制御される。上記接続点Ｂと電源Vcc
との間にトランジスタQ5を接続するとともに、
バイアス源V1で導通設定し、接続点Ｃと電源Vcc
との間にトランジスタQ2を接続し、トランジス
タQ5と共通の電位V1で導通設定する。そして、
接続点Ｃから出力信号Vputを得るようにして成
る。
このような構成によれば、トランジスタQ1の
出力インピーダンスr1をトランジスタQ2側の交流
抵抗r2に比べて小さく設定できる。今、バツフア
アンプの裸利得をＡとすると、トランジスタQ1
側の出力インピーダンスr1′は「r1′＝r1／Ａ」と小 さくできるので、r1′は黒レベル付近の電位にお
いて、r2より充分小さく設定でき、出力信号Vput
のレベルの低下はない。
出力インピーダンスr1をトランジスタQ2側の交流
抵抗r2に比べて小さく設定できる。今、バツフア
アンプの裸利得をＡとすると、トランジスタQ1
側の出力インピーダンスr1′は「r1′＝r1／Ａ」と小 さくできるので、r1′は黒レベル付近の電位にお
いて、r2より充分小さく設定でき、出力信号Vput
のレベルの低下はない。
また、第３図の回路においては、入力される映
像信号のブランキング期間は、トランジスタQ3
のベース電位が下降するため、電流I2は抵抗R3に
全て流れるので、トランジスタQ1のベースとト
ランジスタQ4のコレクタとの接続点Ｂの電位が
下降し、トランジスタQ4が飽和される。この時、
トランジスタQ4のベース側（接続点Ｃ）の電位
Vcは、トランジスタQ2のオン状態により、「Vc＝
V1−VBE」となる。そこで、飽和防止用のトラン
ジスタQ5を付加することによつて、接続点Ｂの
電位VBも「VB＝V1−VBE」とするので、トラン
ジスタQ4は飽和状態にならない。
像信号のブランキング期間は、トランジスタQ3
のベース電位が下降するため、電流I2は抵抗R3に
全て流れるので、トランジスタQ1のベースとト
ランジスタQ4のコレクタとの接続点Ｂの電位が
下降し、トランジスタQ4が飽和される。この時、
トランジスタQ4のベース側（接続点Ｃ）の電位
Vcは、トランジスタQ2のオン状態により、「Vc＝
V1−VBE」となる。そこで、飽和防止用のトラン
ジスタQ5を付加することによつて、接続点Ｂの
電位VBも「VB＝V1−VBE」とするので、トラン
ジスタQ4は飽和状態にならない。
上述したように、各トランジスタが飽和状態に
ならないので、出力信号Vputの立ち上がりが遅れ
ることはない。
ならないので、出力信号Vputの立ち上がりが遅れ
ることはない。
なお、上記実施例では各トランジスタQ1〜Q5
がNPN型の場合について説明したが、PNP型の
トランジスタQ1′〜Q5′で構成しても良いのはも
ちろんである。この回路を第５図に示し、具体的
な説明は省略する。但し、この場合は入力信号
Vioの極性は第２図ａ、第４図ａのものの反転し
たものとなることに注意せねばならない。
がNPN型の場合について説明したが、PNP型の
トランジスタQ1′〜Q5′で構成しても良いのはも
ちろんである。この回路を第５図に示し、具体的
な説明は省略する。但し、この場合は入力信号
Vioの極性は第２図ａ、第４図ａのものの反転し
たものとなることに注意せねばならない。
以上説明したようにこの発明によれば、映像信
号が黒レベルに近い状態でも安定した出力が得ら
れるリニアクリツプ回路が得られる。
号が黒レベルに近い状態でも安定した出力が得ら
れるリニアクリツプ回路が得られる。
第１図は従来のリニアクリツプ回路を示す図、
第２図ａ，ｂはそれぞれ上記第１図の回路におけ
る入出力特性を示す波形図、第３図はこの発明の
一実施例に係るリニアクリツプ回路を示す図、第
４図ａ，ｂはそれぞれ上記第３図の回路における
入出力特性を示す波形図、第５図はこの発明の他
の実施例を示す回路図である。 Q1，Q2……トランジスタ（第１、第２の増幅
器）、V1……バイアス源、Vio……入力信号（映
像信号）、Vput……出力信号。
第２図ａ，ｂはそれぞれ上記第１図の回路におけ
る入出力特性を示す波形図、第３図はこの発明の
一実施例に係るリニアクリツプ回路を示す図、第
４図ａ，ｂはそれぞれ上記第３図の回路における
入出力特性を示す波形図、第５図はこの発明の他
の実施例を示す回路図である。 Q1，Q2……トランジスタ（第１、第２の増幅
器）、V1……バイアス源、Vio……入力信号（映
像信号）、Vput……出力信号。
Claims (1)
- １ 第１の増幅器と、この第１の増幅器に接続さ
れ、ブランキング期間の黒レベルの直流電位を定
めるバイアス源から基準電位が供給される第２の
増幅器と、上記第１、第２の増幅器の接続点に配
設される電流源と、上記第１、第２の増幅器の接
続点の電位と映像信号の直流再生を行なつた後ブ
ランキング波形が合成された信号とを比較して増
幅し、上記第１の増幅器に帰還するバツフアアン
プとを具備し、上記第１の増幅器の出力インピー
ダンスを下げるように構成したことを特徴とする
リニアクリツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111222A JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111222A JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592487A JPS592487A (ja) | 1984-01-09 |
| JPH0424909B2 true JPH0424909B2 (ja) | 1992-04-28 |
Family
ID=14555625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111222A Granted JPS592487A (ja) | 1982-06-28 | 1982-06-28 | リニアクリツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592487A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268263A (ja) * | 1988-04-19 | 1989-10-25 | Fuji Photo Film Co Ltd | クリップ回路 |
| JPH06210534A (ja) * | 1993-01-14 | 1994-08-02 | Chikamoto Eng:Yugen | 工作機械の主軸と工具取付シャンクとの取付構造 |
| JP4717692B2 (ja) * | 2006-04-14 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | リミッタ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158144A (en) * | 1978-05-30 | 1979-12-13 | Hitachi Denshi Ltd | Black clipping circuit |
-
1982
- 1982-06-28 JP JP57111222A patent/JPS592487A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592487A (ja) | 1984-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| JPH0322723B2 (ja) | ||
| JPS5846084B2 (ja) | 信号中継段 | |
| JPH0232585B2 (ja) | ||
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JPH0424909B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPS60103926U (ja) | リモ−ト制御増幅器 | |
| JPH0220164B2 (ja) | ||
| JPH0231894B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6029229Y2 (ja) | 差動増幅器 | |
| KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
| JP2523584B2 (ja) | 増幅装置 | |
| JPH0241931Y2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH0351810Y2 (ja) | ||
| JPS6130325Y2 (ja) | ||
| JPH06334451A (ja) | 電流ブースト回路 | |
| JPS5945707A (ja) | 全帰還増幅器 | |
| JPS5840922U (ja) | 増幅回路 | |
| JPS6211810B2 (ja) | ||
| JPS60148207A (ja) | クランプ回路付差動増幅回路 |