JPH04219007A - 対数増幅器 - Google Patents
対数増幅器Info
- Publication number
- JPH04219007A JPH04219007A JP3081031A JP8103191A JPH04219007A JP H04219007 A JPH04219007 A JP H04219007A JP 3081031 A JP3081031 A JP 3081031A JP 8103191 A JP8103191 A JP 8103191A JP H04219007 A JPH04219007 A JP H04219007A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- current
- voltage
- logarithmic
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、対数増幅器、特に、入
力信号電流のレンジに適応するように利得を容易に変更
できる対数増幅器に関する。
力信号電流のレンジに適応するように利得を容易に変更
できる対数増幅器に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】対数増
幅器は、大きなダイナミック・レンジの入力信号を圧縮
して小さなダイナミック・レンジの出力信号にすること
が必要な場合に使用される。しかし、従来の対数増幅器
は、対数出力電圧を決める直線利得係数は、固定した関
数であるか、又は容易に変更不可能であるかのいずれか
であった。そこで、入力信号電流のレンジに適応し、対
数増幅器の次段の直線増幅器が大きなダイナミック・レ
ンジを必要としなくてもよいように、容易にダイナミッ
ク・レンジを変更可能な対数増幅器が必要とされる。
幅器は、大きなダイナミック・レンジの入力信号を圧縮
して小さなダイナミック・レンジの出力信号にすること
が必要な場合に使用される。しかし、従来の対数増幅器
は、対数出力電圧を決める直線利得係数は、固定した関
数であるか、又は容易に変更不可能であるかのいずれか
であった。そこで、入力信号電流のレンジに適応し、対
数増幅器の次段の直線増幅器が大きなダイナミック・レ
ンジを必要としなくてもよいように、容易にダイナミッ
ク・レンジを変更可能な対数増幅器が必要とされる。
【０００３】本発明の目的は、利得を容易に調整可能な
対数増幅器の提供にある。本発明の他の目的は、特定の
入力電流に対し、最大ダイナミック・レンジの電圧を出
力するように利得を最適化できる対数増幅器の提供にあ
る。本発明の他の目的は、１００ＭＨｚ以上の高周波数
で動作可能な対数増幅器の提供にある。
対数増幅器の提供にある。本発明の他の目的は、特定の
入力電流に対し、最大ダイナミック・レンジの電圧を出
力するように利得を最適化できる対数増幅器の提供にあ
る。本発明の他の目的は、１００ＭＨｚ以上の高周波数
で動作可能な対数増幅器の提供にある。
【０００４】
【課題を解決するための手段及び作用】本発明による対
数増幅器は、入力信号電流及び定常電流がアノードに供
給される第１ダイオードを有する。第１ダイオードのカ
ソードは、ＰＮＰトランジスタのエミッタに結合される
。ＰＮＰトランジスタのコレクタは、第２ダイオードの
アノードに結合される。バイアス電流を、ＰＮＰトラン
ジスタのエミッタに加え、且つコレクタから減じること
により、エミッタ抵抗が減少する。第２ダイオードのカ
ソードは、負荷抵抗を介して負の電源電圧に結合される
。エミッタ結合したＮＰＮトランジスタ対を有する帰還
回路は、第２ダイオードのアノード電圧をサンプルし、
ＰＮＰトランジスタのベースから電流を引き出す。 第１ダイオードのアノードの電圧は増幅され、対数出力
電圧となる。出力電圧は減衰され、ＰＮＰトランジスタ
のベースに供給される。
数増幅器は、入力信号電流及び定常電流がアノードに供
給される第１ダイオードを有する。第１ダイオードのカ
ソードは、ＰＮＰトランジスタのエミッタに結合される
。ＰＮＰトランジスタのコレクタは、第２ダイオードの
アノードに結合される。バイアス電流を、ＰＮＰトラン
ジスタのエミッタに加え、且つコレクタから減じること
により、エミッタ抵抗が減少する。第２ダイオードのカ
ソードは、負荷抵抗を介して負の電源電圧に結合される
。エミッタ結合したＮＰＮトランジスタ対を有する帰還
回路は、第２ダイオードのアノード電圧をサンプルし、
ＰＮＰトランジスタのベースから電流を引き出す。 第１ダイオードのアノードの電圧は増幅され、対数出力
電圧となる。出力電圧は減衰され、ＰＮＰトランジスタ
のベースに供給される。
【０００５】
【実施例】図１は、本発明の対数増幅器１０を示す。第
１ダイオード１１のアノードは接続点６２に接続され、
入力電流源２６から入力信号電流ＩＮの一部及びバイア
ス電流源２４から定常電流即ちバイアス電流ＩＳＴが供
給される。第１ダイオード１１に流れ込む入力信号電流
のＩＮの一部をＩ１とする。ダイオード１１は、図示す
る様に、ｄ１で示す理想ダイオード１２及び抵抗値Ｒｄ
１の寄生抵抗素子３０で構成される。ＰＮＰトランジス
タ１４のエミッタは、第１ダイオード１１のカソードに
結合される。ＰＮＰトランジスタ１４は、図示する様に
、理想トランジスタＱ１及び抵抗値ＲＴの寄生抵抗素子
３２で構成される。電流値ＩＢＩＡＳのバイアス電流は
、ＰＮＰトランジスタ１４のエミッタでバイアス電流Ｉ
ＳＴに加算される。バイアス電流源２８は、ＰＮＰトラ
ンジスタ１４のコレクタから同じバイアス電流ＩＢＩＡ
Ｓを減算する。バイアス電流ＩＢＩＡＳは、ＰＮＰトラ
ンジスタ１４のみを流れ、トランジスタのエミッタ・イ
ンピーダンスを減少させる。ｄ２で示す理想ダイオード
１６及び抵抗値Ｒｄ２の寄生抵抗素子３４で構成される
第２ダイオードのアノードは、ＰＮＰトランジスタ１４
のコレクタに結合される。第２ダイオードのカソードは
、抵抗値Ｒｃの負荷抵抗である抵抗素子３６を介して５
ボルトの電圧源に結合される。
１ダイオード１１のアノードは接続点６２に接続され、
入力電流源２６から入力信号電流ＩＮの一部及びバイア
ス電流源２４から定常電流即ちバイアス電流ＩＳＴが供
給される。第１ダイオード１１に流れ込む入力信号電流
のＩＮの一部をＩ１とする。ダイオード１１は、図示す
る様に、ｄ１で示す理想ダイオード１２及び抵抗値Ｒｄ
１の寄生抵抗素子３０で構成される。ＰＮＰトランジス
タ１４のエミッタは、第１ダイオード１１のカソードに
結合される。ＰＮＰトランジスタ１４は、図示する様に
、理想トランジスタＱ１及び抵抗値ＲＴの寄生抵抗素子
３２で構成される。電流値ＩＢＩＡＳのバイアス電流は
、ＰＮＰトランジスタ１４のエミッタでバイアス電流Ｉ
ＳＴに加算される。バイアス電流源２８は、ＰＮＰトラ
ンジスタ１４のコレクタから同じバイアス電流ＩＢＩＡ
Ｓを減算する。バイアス電流ＩＢＩＡＳは、ＰＮＰトラ
ンジスタ１４のみを流れ、トランジスタのエミッタ・イ
ンピーダンスを減少させる。ｄ２で示す理想ダイオード
１６及び抵抗値Ｒｄ２の寄生抵抗素子３４で構成される
第２ダイオードのアノードは、ＰＮＰトランジスタ１４
のコレクタに結合される。第２ダイオードのカソードは
、抵抗値Ｒｃの負荷抵抗である抵抗素子３６を介して５
ボルトの電圧源に結合される。
【０００６】帰還回路２２は、第２ダイオード１５のア
ノード電圧をサンプルし、この電圧を基準電圧と比較す
る。帰還回路２２の出力は、ＰＮＰトランジスタ１４の
ベースに結合される誤差電流である。誤差電流を発生す
る手段は、Ｑ２及びＱ３で示すＮＰＮトランジスタ５０
及び５２を含む。トランジスタ５０及び５２のエミッタ
は、Ｒ３及びＲ４で示すエミッタ抵抗４６及び４８を介
して互いに結合され、ＩＥで示すエミッタ電流源５８に
結合されて差動増幅器を形成する。ＮＰＮトランジスタ
５０のベース電圧が、ＮＰＮトランジスタ５２のベース
電圧と等しくなければ、出力誤差電流がＮＰＮトランジ
スタ５０のコレクタに生じる。ＮＰＮトランジスタ５２
のベース電圧は、抵抗値Ｒ５のバイアス素子即ち抵抗素
子５４及びｄ３で示す第３ダイオードを有する基準電圧
発生器により供給される。基準電圧発生器が供給する電
圧は、第２ダイオード１５のアノード電圧の温度変化に
追従する。したがって、ＮＰＮトランジスタ５０のコレ
クタを流れる誤差電流は、入力電流ＩＩＮにより決まる
第２ダイオード１５のアノード電圧の関数のみで表され
る。
ノード電圧をサンプルし、この電圧を基準電圧と比較す
る。帰還回路２２の出力は、ＰＮＰトランジスタ１４の
ベースに結合される誤差電流である。誤差電流を発生す
る手段は、Ｑ２及びＱ３で示すＮＰＮトランジスタ５０
及び５２を含む。トランジスタ５０及び５２のエミッタ
は、Ｒ３及びＲ４で示すエミッタ抵抗４６及び４８を介
して互いに結合され、ＩＥで示すエミッタ電流源５８に
結合されて差動増幅器を形成する。ＮＰＮトランジスタ
５０のベース電圧が、ＮＰＮトランジスタ５２のベース
電圧と等しくなければ、出力誤差電流がＮＰＮトランジ
スタ５０のコレクタに生じる。ＮＰＮトランジスタ５２
のベース電圧は、抵抗値Ｒ５のバイアス素子即ち抵抗素
子５４及びｄ３で示す第３ダイオードを有する基準電圧
発生器により供給される。基準電圧発生器が供給する電
圧は、第２ダイオード１５のアノード電圧の温度変化に
追従する。したがって、ＮＰＮトランジスタ５０のコレ
クタを流れる誤差電流は、入力電流ＩＩＮにより決まる
第２ダイオード１５のアノード電圧の関数のみで表され
る。
【０００７】第２電流路は、抵抗値ＲＩの入力抵抗素子
４０及び抵抗値Ｒｆの帰還抵抗素子３８を含む。入力抵
抗４０及び帰還抵抗３８には、電流Ｉ２が流れる。負の
利得ーＲｆ／ＲＩを有する演算増幅器１８は、接続点６
２の電圧を増幅し、接続点６０に出力電圧ｅＯＵＴを供
給する。対数出力電圧ｅＯＵＴは、減衰回路２０により
減衰され、ＰＮＰトランジスタ１４のベースに供給され
る。減衰回路２０は、抵抗値Ｒ２の直列抵抗素子４４及
び抵抗値Ｒ１の分路抵抗素子４２を含む。
４０及び抵抗値Ｒｆの帰還抵抗素子３８を含む。入力抵
抗４０及び帰還抵抗３８には、電流Ｉ２が流れる。負の
利得ーＲｆ／ＲＩを有する演算増幅器１８は、接続点６
２の電圧を増幅し、接続点６０に出力電圧ｅＯＵＴを供
給する。対数出力電圧ｅＯＵＴは、減衰回路２０により
減衰され、ＰＮＰトランジスタ１４のベースに供給され
る。減衰回路２０は、抵抗値Ｒ２の直列抵抗素子４４及
び抵抗値Ｒ１の分路抵抗素子４２を含む。
【０００８】演算増幅器１０の動作を更によく理解する
ために、次の様に電圧を定義する。即ち、ｅ１は接続点
６２の電圧、ｅ２は理想ダイオードｄ１のカソード電圧
、ｅ３は第２ダイオード１５のアノード電圧、ｅ４はＰ
ＮＰトランジスタ１４のベース電圧である。すでに定義
された電圧及び電流と共に、これらの電圧は、直線的入
力電流に対する対数出力電圧を求めるために使用される
。最も重要な原理から始めると、ダイオードは次式で表
される。
ために、次の様に電圧を定義する。即ち、ｅ１は接続点
６２の電圧、ｅ２は理想ダイオードｄ１のカソード電圧
、ｅ３は第２ダイオード１５のアノード電圧、ｅ４はＰ
ＮＰトランジスタ１４のベース電圧である。すでに定義
された電圧及び電流と共に、これらの電圧は、直線的入
力電流に対する対数出力電圧を求めるために使用される
。最も重要な原理から始めると、ダイオードは次式で表
される。
【０００９】
【数１】
ここで、Ｋ＝ｎｋｔ／ｑ、ＩＳは飽和電流である。ただ
し、ダイオードをバイアスするために定常電流を使用す
ると、ダイオードの式は次の様に変更される。
し、ダイオードをバイアスするために定常電流を使用す
ると、ダイオードの式は次の様に変更される。
【数２】
ここで、ＩＳＴは定常電流である。ＩＳＴがＩＳより大
幅に大きければ、ダイオードの式は、次の様に簡単にな
る。
幅に大きければ、ダイオードの式は、次の様に簡単にな
る。
【数３】
【００１０】次の数４及び数５は、図１の回路から明か
である。
である。
【数４】
【数５】
【００１１】次の数６及び数７は、出力電圧ｅＯＵＴを
減衰させた電圧及び抵抗４２及び４４の並列回路を流れ
るトランジスタ５０のコレクタからの誤差電流により生
成される電圧の重ね合わせにより得られる。
減衰させた電圧及び抵抗４２及び４４の並列回路を流れ
るトランジスタ５０のコレクタからの誤差電流により生
成される電圧の重ね合わせにより得られる。
【数６】
【数７】
ここで、Ａｘ＝Ｒ１／（Ｒ１＋Ｒ２）、ｂ＝Ｒ１／（Ｒ
３＋Ｒ４）である。
３＋Ｒ４）である。
【００１２】ダイオード１５のアノードの電圧ｅ３及び
ｅ１の項である出力電圧ｅＯＵＴは、夫々数８及び数９
で表される。
ｅ１の項である出力電圧ｅＯＵＴは、夫々数８及び数９
で表される。
【数８】
【数９】
【００１３】数８及び数９を数７に代入すると、次の式
になる。
になる。
【数１０】
【数１１】
【００１４】数１０を整理すると、次の式になる。
【数１２】
αｂ（Ｒｄ２＋Ｒｃ）＝Ｒｄ１＋ＲＴであるように、Ｒ
Ｃを調整すると、
Ｃを調整すると、
【数１３】
【数１４】
【００１５】ＲＣを適切に選択することにより、寄生抵
抗素子Ｒｄ１、Ｒｄ２及びＲＴを無視できる。Ｑ１に高
いβ値のトランジスタを使用すると、α値は１に近づく
。αが１に設定されると、誤差は最小になる。ＩＳ１＝
ＩＳ２と仮定し、式を整理すると、
抗素子Ｒｄ１、Ｒｄ２及びＲＴを無視できる。Ｑ１に高
いβ値のトランジスタを使用すると、α値は１に近づく
。αが１に設定されると、誤差は最小になる。ＩＳ１＝
ＩＳ２と仮定し、式を整理すると、
【数１５】
【００１６】ｅ１を解くと、
【数１６】
【数１７】
【００１７】これより
【数１８】
【数１９】
【００１８】ｅ１＝ーｅＯＵＴ・Ｒ１／Ｒｆであるから
【数２０】
Ｉ２＝ーｅＯＵＴ／Ｒｆであり、数４に代入すると、次
の式になる。
の式になる。
【数２１】
【００１９】数２１は、直線的入力電流に対する対数出
力電圧を表す最終的式である。ここで、ダイオード１１
、１５及びＰＮＰトランジスタの寄生抵抗素子が対数利
得特性に影響しないことに留意されたい。ただし、この
式は超越関数であり、出力電圧ｅＯＵＴは、入力電流Ｉ
ＩＮの直接的関数として記述できない。数２１をグラフ
で表現すると図２の様になる。図２は、入力信号電流の
対数関数として出力電圧を示すグラフである。入力電流
が約１μＡより大きい場合、本発明による対数増幅器は
、グラフ上の直線で表される対数出力を生成する。電流
が１μＡより小さい場合は、出力電圧は入力電流の直線
関数で表され、グラフ上で曲線で示される。対数増幅器
の利得特性の直線部分は、低レベルの入力信号電流を平
均化し、ノイズ・レベルが大きくなるにつれ、信号レベ
ルを確認するのに有効である。
力電圧を表す最終的式である。ここで、ダイオード１１
、１５及びＰＮＰトランジスタの寄生抵抗素子が対数利
得特性に影響しないことに留意されたい。ただし、この
式は超越関数であり、出力電圧ｅＯＵＴは、入力電流Ｉ
ＩＮの直接的関数として記述できない。数２１をグラフ
で表現すると図２の様になる。図２は、入力信号電流の
対数関数として出力電圧を示すグラフである。入力電流
が約１μＡより大きい場合、本発明による対数増幅器は
、グラフ上の直線で表される対数出力を生成する。電流
が１μＡより小さい場合は、出力電圧は入力電流の直線
関数で表され、グラフ上で曲線で示される。対数増幅器
の利得特性の直線部分は、低レベルの入力信号電流を平
均化し、ノイズ・レベルが大きくなるにつれ、信号レベ
ルを確認するのに有効である。
【００２０】増幅器の利得は、数２１から分かるように
、容易に変更可能である。例えば、低入力信号電流に対
し大ダイナミック・レンジが必要であれば、次の成分値
が望ましい。 Ｒ１＝１５０Ω Ｒ２＝１０ＫΩ Ｒｆ＝３００ＫΩ ＲＩ＝１ＫΩ ＩＳＴ＝１μＡ
、容易に変更可能である。例えば、低入力信号電流に対
し大ダイナミック・レンジが必要であれば、次の成分値
が望ましい。 Ｒ１＝１５０Ω Ｒ２＝１０ＫΩ Ｒｆ＝３００ＫΩ ＲＩ＝１ＫΩ ＩＳＴ＝１μＡ
【００２１】他の例では、高い信号電流レベルに対して
、最高３０ＭＨｚの最大帯域幅が必要であれば、次の成
分値が望ましい。 Ｒ１＝１５０Ω Ｒ２＝∞ Ｒｆ＝３０ＫΩ ＲＩ＝１ＫΩ ＩＳＴ＝５０μＡ 上のいずれの例にも望ましい他の残りの成分の値は、Ｉ
ＢＩＡＳ＝３ｍＡ ＩＥ＝６ｍＡ Ｒ３＝Ｒ４＝１２０Ω Ｒ５＝４７ＫΩ 最適な周波数性能を得るためには、ダイオード１１及び
１５として、ショットキー・ダイオードを使用すること
が望ましい。
、最高３０ＭＨｚの最大帯域幅が必要であれば、次の成
分値が望ましい。 Ｒ１＝１５０Ω Ｒ２＝∞ Ｒｆ＝３０ＫΩ ＲＩ＝１ＫΩ ＩＳＴ＝５０μＡ 上のいずれの例にも望ましい他の残りの成分の値は、Ｉ
ＢＩＡＳ＝３ｍＡ ＩＥ＝６ｍＡ Ｒ３＝Ｒ４＝１２０Ω Ｒ５＝４７ＫΩ 最適な周波数性能を得るためには、ダイオード１１及び
１５として、ショットキー・ダイオードを使用すること
が望ましい。
【００２２】適切な動作状態の下であるなら、減衰係数
Ａｘが０に設定される他の実施例を使用してもよい。こ
れは、抵抗ＲＩ、Ｒｆ及びＲ２と、演算増幅器１８とを
除去することにより成し得る。この実施例では、数１７
は、以下の様に簡単になる。
Ａｘが０に設定される他の実施例を使用してもよい。こ
れは、抵抗ＲＩ、Ｒｆ及びＲ２と、演算増幅器１８とを
除去することにより成し得る。この実施例では、数１７
は、以下の様に簡単になる。
【数２２】
本発明ＮＯ対数増幅器は、本発明の要旨を逸脱すること
なく、上述の好適な実施例に種々の変形、変更ができる
ことは明かである。例えば、トランジスタの極性は、バ
イアス電圧及び電流の極性と共に変更可能である。
なく、上述の好適な実施例に種々の変形、変更ができる
ことは明かである。例えば、トランジスタの極性は、バ
イアス電圧及び電流の極性と共に変更可能である。
【００２３】
【効果】以上の様に、本発明の対数増幅器の利得特性は
、入力電流のレベルに対し最適になるように容易に調整
可能である。また、抵抗素子ＲＣを適切に選択すること
により、この対数利得特性は、ダイオード及びトランジ
スタの寄生抵抗素子の値に影響されないことがない。
、入力電流のレベルに対し最適になるように容易に調整
可能である。また、抵抗素子ＲＣを適切に選択すること
により、この対数利得特性は、ダイオード及びトランジ
スタの寄生抵抗素子の値に影響されないことがない。
【図１】本発明の対数増幅器を示す回路図である。
【図２】図１の対数増幅器の入力信号電流ー出力電圧特
性を示すグラフ図である。
性を示すグラフ図である。
１１ 第１ダイオード
１４ トランジスタ
１５ 第２ダイオード
１８ 演算増幅器
２２ 帰還回路
ＲＣ 負荷抵抗素子
Claims (1)
- 【請求項１】入力信号電流が供給される入力端子及び出
力端子を有する第１非直線素子と、該第１非直線素子の
出力端子に結合される第１被制御端子、第２被制御端子
及び制御端子を有する第１トランジスタと、該第１トラ
ンジスタの第２被制御端子に結合された入力端子及び出
力端子を有する第２非直線素子と、一端が上記第２非直
線素子の出力端子に結合され、他端が電源に結合された
負荷抵抗素子と、上記第２非直線素子の入力端子に接続
された入力端子及び上記第１トランジスタの制御端子に
結合された出力端子を有する帰還回路と、上記第１非直
線素子の入力端子の電圧を受け、対数出力電圧を出力す
る出力手段とを具えることを特徴とする対数増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US495191 | 1990-03-19 | ||
| US07/495,191 US5012140A (en) | 1990-03-19 | 1990-03-19 | Logarithmic amplifier with gain control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219007A true JPH04219007A (ja) | 1992-08-10 |
| JPH0783228B2 JPH0783228B2 (ja) | 1995-09-06 |
Family
ID=23967640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3081031A Expired - Lifetime JPH0783228B2 (ja) | 1990-03-19 | 1991-03-19 | 対数増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5012140A (ja) |
| EP (1) | EP0447980B1 (ja) |
| JP (1) | JPH0783228B2 (ja) |
| DE (1) | DE69118957T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2241806B (en) * | 1990-03-09 | 1993-09-29 | Plessey Co Ltd | Improvements in true logarithmic amplifiers |
| US5221907A (en) * | 1991-06-03 | 1993-06-22 | International Business Machines Corporation | Pseudo logarithmic analog step adder |
| CH684805A5 (de) * | 1992-07-20 | 1994-12-30 | Balzers Hochvakuum | Verfahren zur Wandlung eines gemessenen Signals, Wandler zu dessen Ausführung sowie Messanordnung. |
| US5491548A (en) * | 1994-03-18 | 1996-02-13 | Tektronix, Inc. | Optical signal measurement instrument and wide dynamic range optical receiver for use therein |
| US5564092A (en) * | 1994-11-04 | 1996-10-08 | Motorola, Inc. | Differential feed-forward amplifier power control for a radio receiver system |
| GB9514490D0 (en) * | 1995-07-14 | 1995-09-13 | Nokia Telecommunications Oy | Improvements to a logarithmic converter |
| US5929982A (en) * | 1997-02-04 | 1999-07-27 | Tektronix, Inc. | Active APD gain control for an optical receiver |
| US6265928B1 (en) * | 1999-07-16 | 2001-07-24 | Nokia Telecommunications Oy | Precision-controlled logarithmic amplifier |
| JP3880345B2 (ja) * | 2001-08-27 | 2007-02-14 | キヤノン株式会社 | 差動増幅回路及びそれを用いた固体撮像装置並びに撮像システム |
| US9298952B2 (en) | 2013-11-18 | 2016-03-29 | King Fahd University Of Petroleum And Minerals | CMOS logarithmic current generator and method for generating a logarithmic current |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678947A (en) * | 1970-07-16 | 1972-07-25 | Melvin J Davidson | Eyeliner |
| US3928774A (en) * | 1974-01-24 | 1975-12-23 | Petrolite Corp | Bipolar log converter |
| JPS52106054U (ja) * | 1976-02-09 | 1977-08-12 | ||
| GB1571016A (en) * | 1976-02-20 | 1980-07-09 | Tokyo Shibaura Electric Co | Voltage controlled variable gain circuit |
| US4125789A (en) * | 1977-06-07 | 1978-11-14 | Sundstrand Corporation | Biasing and scaling circuit for transducers |
| DE2932655C2 (de) * | 1979-08-11 | 1982-03-04 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator |
| US4418317A (en) * | 1981-05-18 | 1983-11-29 | Tektronix, Inc. | Logarithmic amplifier utilizing positive feedback |
| US4471324A (en) * | 1982-01-19 | 1984-09-11 | Dbx, Inc. | All NPN variably controlled amplifier |
| US4507615A (en) * | 1982-12-16 | 1985-03-26 | Tektronix, Inc. | Non-linear amplifier systems |
| SU1117660A1 (ru) * | 1983-03-28 | 1984-10-07 | Предприятие П/Я А-3726 | Логарифмический преобразователь |
| US4739283A (en) * | 1987-03-02 | 1988-04-19 | Tektronix, Inc. | Variable transient response control for linear integrated-circuit high-frequency amplifiers |
-
1990
- 1990-03-19 US US07/495,191 patent/US5012140A/en not_active Expired - Fee Related
-
1991
- 1991-03-15 EP EP91104030A patent/EP0447980B1/en not_active Expired - Lifetime
- 1991-03-15 DE DE69118957T patent/DE69118957T2/de not_active Expired - Fee Related
- 1991-03-19 JP JP3081031A patent/JPH0783228B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118957T2 (de) | 1996-10-24 |
| JPH0783228B2 (ja) | 1995-09-06 |
| DE69118957D1 (de) | 1996-05-30 |
| EP0447980B1 (en) | 1996-04-24 |
| EP0447980A3 (en) | 1992-01-22 |
| US5012140A (en) | 1991-04-30 |
| EP0447980A2 (en) | 1991-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1134463A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4442408A (en) | Differential amplifier with auto bias adjust | |
| JPH04219007A (ja) | 対数増幅器 | |
| KR0148324B1 (ko) | 가변 이득 증폭 회로 | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| US4956615A (en) | Input circuit for high-frequency amplifiers | |
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| EP0025977B1 (en) | Gain controlled amplifier | |
| KR940001817B1 (ko) | 노이즈 감소회로에 사용되는 액티브 필터용 고역 가중치 회로 | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US5065112A (en) | Amplification circuit with improved linearity | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US3952259A (en) | Gain control apparatus | |
| US4456886A (en) | Control circuit for voltage controlled variable attenuator | |
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| US4646348A (en) | Blend control for low voltage stereo decoders | |
| JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| US4086542A (en) | Complementary push-pull amplifier | |
| JPH0332097Y2 (ja) | ||
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage |