JPH02192321A - キー読み取り装置 - Google Patents
キー読み取り装置Info
- Publication number
- JPH02192321A JPH02192321A JP1012293A JP1229389A JPH02192321A JP H02192321 A JPH02192321 A JP H02192321A JP 1012293 A JP1012293 A JP 1012293A JP 1229389 A JP1229389 A JP 1229389A JP H02192321 A JPH02192321 A JP H02192321A
- Authority
- JP
- Japan
- Prior art keywords
- key
- cpu
- signal
- time
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 230000000994 depressogenic effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は各種ＯＡ機器用キーボードのキー操作系に適
用できるキー読み取り装置に関し、特にキー操作状態の
読み取り時間を短縮できるようにしたキー読み取り装置
に関する。
用できるキー読み取り装置に関し、特にキー操作状態の
読み取り時間を短縮できるようにしたキー読み取り装置
に関する。
［発明の背景］
ファクシミリ装置、レーザプリンタなどのＯＡ機器には
、情報入力装置と°して機能するキー読み取り装置（所
謂キートートなどの操作パネル）が設けられている。
、情報入力装置と°して機能するキー読み取り装置（所
謂キートートなどの操作パネル）が設けられている。
このキー読み取り装置では、入カキ−としてマトリック
ス構成のキー（マトリックスキー）が使用される場合が
多い。
ス構成のキー（マトリックスキー）が使用される場合が
多い。
第２図はこのようなマトリックスキーを有する周辺の構
成を含めたキー読み取り装置１ｏの一例を示す系統図で
ある。
成を含めたキー読み取り装置１ｏの一例を示す系統図で
ある。
同図において、１２はマトリックスキーを示し、図は説
明の都合上、９個のキー配列構成の場合を例示する。そ
のため、３本の行線Ｃ１〜ｃ３と３本の列線Ｒ１〜Ｒ３
を有し、それらの交点にキーＡ〜■が配置される。
明の都合上、９個のキー配列構成の場合を例示する。そ
のため、３本の行線Ｃ１〜ｃ３と３本の列線Ｒ１〜Ｒ３
を有し、それらの交点にキーＡ〜■が配置される。
２０はキー読み取り装置１０などの制御を司どる制御手
段（本例ではＣＰＵ）である。このＣＰＵ２０から得ら
れる動作開始信号（タイミング信号）によって発振器１
４が駆動され、これより得られる所定周波数のスキャン
信号がインターフェース１６を経て各列Ｌ’１ｆＲ１〜
Ｒ３に振り分けられる。
段（本例ではＣＰＵ）である。このＣＰＵ２０から得ら
れる動作開始信号（タイミング信号）によって発振器１
４が駆動され、これより得られる所定周波数のスキャン
信号がインターフェース１６を経て各列Ｌ’１ｆＲ１〜
Ｒ３に振り分けられる。
スキャン信号はローレベルの循環信号であって、スキャ
ン信号が供給されると、対応する列線Ｒ１〜Ｒ３がロー
レベルとなる。
ン信号が供給されると、対応する列線Ｒ１〜Ｒ３がロー
レベルとなる。
行線Ｃ１〜Ｃ３の一端は所定の抵抗器Ｒを介して直流電
源子Ｂに接続され、その他端に得られるキー操作信号が
インターフェース１８を経て制御手段であるＣＰＵ２０
に取り込まれる。
源子Ｂに接続され、その他端に得られるキー操作信号が
インターフェース１８を経て制御手段であるＣＰＵ２０
に取り込まれる。
例えば、キーＡを操作したときには、列線Ｒ１にスキャ
ン信号が供給されたタイミングのとき、行線Ｃ１から出
力されるキー操作信号が始めてローレベルに落ち、その
他の行線Ｃ２，Ｃ３からはノ＼イレベルのままのキー操
作信号が得られる。
ン信号が供給されたタイミングのとき、行線Ｃ１から出
力されるキー操作信号が始めてローレベルに落ち、その
他の行線Ｃ２，Ｃ３からはノ＼イレベルのままのキー操
作信号が得られる。
このようなキー操作信号のレベルの相違とスキャン信号
のタイミングとからどのキーが操作されたのかをＣＰＵ
２０が判断し、その操作キーに対応した内部信号が形成
される。
のタイミングとからどのキーが操作されたのかをＣＰＵ
２０が判断し、その操作キーに対応した内部信号が形成
される。
［発明が解決しようとする課題］
ところで、このように構成されたキー読み取り装置１０
においては、上述したように所定の周期を持ったスキャ
ン信号を列線Ｒ１〜Ｒ３に印加するものの、ＣＰＵ２０
では常にこのキー操作信号の状態を監視して、キー操作
の有無を判別しなければならない。
においては、上述したように所定の周期を持ったスキャ
ン信号を列線Ｒ１〜Ｒ３に印加するものの、ＣＰＵ２０
では常にこのキー操作信号の状態を監視して、キー操作
の有無を判別しなければならない。
この状態監視はキー操作の有無に拘らず行なわれる。し
たがって、ＣＰＵ２０では所定のタイミングごとにキー
の操作状態を常にチエツクする必要があり、このキー操
作チエツク期間中はＣＰＵ２０では、他の処理を遂行す
ることかで葉ない。
たがって、ＣＰＵ２０では所定のタイミングごとにキー
の操作状態を常にチエツクする必要があり、このキー操
作チエツク期間中はＣＰＵ２０では、他の処理を遂行す
ることかで葉ない。
そのため、特にキー操作がなされていないときもキー操
作をチエツクする処理時間が非常に無駄となり、ＣＰＵ
２０をキー操作処理以外の処理に有効に活用できない欠
点がある。
作をチエツクする処理時間が非常に無駄となり、ＣＰＵ
２０をキー操作処理以外の処理に有効に活用できない欠
点がある。
そこで、この発明はこのような課題を解決したものであ
って、キー操作の読み取り処理時間を短縮できるように
したキー読み取り装置を提案するものである。
って、キー操作の読み取り処理時間を短縮できるように
したキー読み取り装置を提案するものである。
［課題を解決するための手段］
上述の課題を解決するため、この発明においては、複数
の行線と列線で構成されたマトリックスキーに対し、制
御手段より循環式のスキャン信号が複数の行線に順次印
加され、 その列線よりキー操作に対応したレベルのキー操作信号
が上記制御手段に供給されると共に、何れかの列線から
所定レベルのキー操作信号が得られたとき、始めて上記
スキャン信号の走査が開始されるようになされたことを
特徴とするものである。
の行線と列線で構成されたマトリックスキーに対し、制
御手段より循環式のスキャン信号が複数の行線に順次印
加され、 その列線よりキー操作に対応したレベルのキー操作信号
が上記制御手段に供給されると共に、何れかの列線から
所定レベルのキー操作信号が得られたとき、始めて上記
スキャン信号の走査が開始されるようになされたことを
特徴とするものである。
［作 用］
キーが操作されるまでの期間、制御手段であるＣＰＵ２
０からインターフェース１６には列線の全てを所定レベ
ル（例えば、ローレベル）に固定する＠ ｉｌｌ ４８
号ＳＣが供給されている。この状態で特定のキーが押さ
れると、対応する行線から出力されるキー操作信号がこ
の例ではローレベルに落ちる。
０からインターフェース１６には列線の全てを所定レベ
ル（例えば、ローレベル）に固定する＠ ｉｌｌ ４８
号ＳＣが供給されている。この状態で特定のキーが押さ
れると、対応する行線から出力されるキー操作信号がこ
の例ではローレベルに落ちる。
キー操作信号は制御手段であるＣＰＵ２０にインターラ
ブド信号としても供給きれているから、このとき始めて
ＣＰＵ２０にインターラブドが掛かり、これによって始
めてキー操作状態の読み取り処理が開始される。
ブド信号としても供給きれているから、このとき始めて
ＣＰＵ２０にインターラブドが掛かり、これによって始
めてキー操作状態の読み取り処理が開始される。
ＣＰＵ２０にインターラブドが掛かり、キー操作状態の
読み取り処理が開始きれると、制御信号ＳＣがハイレベ
ルに固定きれる。と同時に、発振器１４には動作開始信
号が供給され、発振器１４からのスキャン信号が各列線
に印加される。
読み取り処理が開始きれると、制御信号ＳＣがハイレベ
ルに固定きれる。と同時に、発振器１４には動作開始信
号が供給され、発振器１４からのスキャン信号が各列線
に印加される。
そうすると、従来と同様なキー読み取り処理となり、操
作されたキーに関連したキー操作信号がインターフェー
ス１８を経てＣＰＵ２０に取り込まれて、操作キーの判
別処理、それに対応した内部処理が実行される。
作されたキーに関連したキー操作信号がインターフェー
ス１８を経てＣＰＵ２０に取り込まれて、操作キーの判
別処理、それに対応した内部処理が実行される。
［実 施 例］
続いて、この発明に係るキー読み取り装置の一例をファ
クシミリ装置などのキー操作系に適用した場合につき、
第１図を参照しながら詳細に説明する。
クシミリ装置などのキー操作系に適用した場合につき、
第１図を参照しながら詳細に説明する。
第１図はこの発明を適用したキー読み取り装置１０の一
例を示す系統図であって、その主たる構成は第２図に示
したものと同一である。したがって、従来と同一の部分
には同一の符号を付し、その説明を省略する。
例を示す系統図であって、その主たる構成は第２図に示
したものと同一である。したがって、従来と同一の部分
には同一の符号を付し、その説明を省略する。
この発明においては、各行線０１〜Ｃ３の夫々より得ら
れるキー操作信号が負論理のアンド回路２２を経て制御
手段として機能するＣＰＵ２０のインターラブド端子子
に、インターラブド信号として供給される。
れるキー操作信号が負論理のアンド回路２２を経て制御
手段として機能するＣＰＵ２０のインターラブド端子子
に、インターラブド信号として供給される。
ＣＰＵ２０からはざらにローレベルの制御信号ＳＣがイ
ンターフェース１６に供給され、これによって列線Ｒ１
〜Ｒ３の全てがローレベルに落ちるようになされている
。
ンターフェース１６に供給され、これによって列線Ｒ１
〜Ｒ３の全てがローレベルに落ちるようになされている
。
本例では、低消費電力モード付きのＣＰＵ２０が使用さ
れる。つまり、スタンバイモードのときはＣＰＵ２０の
動作を停止させて低消費電流となり、ハード的な■汀が
入ると動作モード（アクティブモード）に転じるように
なされている。本例では上述したインターラブド信号が
得られるまでがスタンバイモードとなるように制御され
る。このような低消費電力モードを選択することによっ
て、ＣＰＵ２０での消費電力を大幅に削減できる。
れる。つまり、スタンバイモードのときはＣＰＵ２０の
動作を停止させて低消費電流となり、ハード的な■汀が
入ると動作モード（アクティブモード）に転じるように
なされている。本例では上述したインターラブド信号が
得られるまでがスタンバイモードとなるように制御され
る。このような低消費電力モードを選択することによっ
て、ＣＰＵ２０での消費電力を大幅に削減できる。
きて、キー読み取り装置１０をこのように構成した場合
のキー読み取り処理を次に説明する。
のキー読み取り処理を次に説明する。
まず、本例ではキーが操作きれるまでの期間をスタンバ
イモードとし、キー操作期間中及びスキャン信号が一巡
するまでの期間をアクティブモードとする。
イモードとし、キー操作期間中及びスキャン信号が一巡
するまでの期間をアクティブモードとする。
スタンバイモードの期間中、インターフェース１６には
列線の全てを所定レベル（例えば、ローレベル）に固定
する制御信号ＳＣがＣＰＵ２０より供給きれている。こ
の状態でＡ−１の何れかのキーが押きれると、対応する
行線ｃ１〜ｃ３がら出−力きれるキー操作信号がローレ
ベルに落ちる。
列線の全てを所定レベル（例えば、ローレベル）に固定
する制御信号ＳＣがＣＰＵ２０より供給きれている。こ
の状態でＡ−１の何れかのキーが押きれると、対応する
行線ｃ１〜ｃ３がら出−力きれるキー操作信号がローレ
ベルに落ちる。
キー操作信号はインターフェース１８を経てＣＰＵ２０
に供給されると共に、アンド回路２２を経てＣＰＵ２０
にインターラブド信号としても供給きれているから、キ
ー操作信号が得られると、このとき始めてＣＰＵ２０に
インターラブドが掛かり、これによって始めてキー操作
状態の読み取り処理が開始される。
に供給されると共に、アンド回路２２を経てＣＰＵ２０
にインターラブド信号としても供給きれているから、キ
ー操作信号が得られると、このとき始めてＣＰＵ２０に
インターラブドが掛かり、これによって始めてキー操作
状態の読み取り処理が開始される。
ＣＰＵ２０にインターラブドが掛かり、キー操作状態の
読み取り処理が開始されると、制御信号ＳＣがハイレベ
ルに切り換えられる。と同時に、発振器１４には動作開
始信号が供給され、発振器１４からのスキャン信号がイ
ンターフェース１６を経て各列線Ｒ１〜Ｒ３に印加きれ
号。
読み取り処理が開始されると、制御信号ＳＣがハイレベ
ルに切り換えられる。と同時に、発振器１４には動作開
始信号が供給され、発振器１４からのスキャン信号がイ
ンターフェース１６を経て各列線Ｒ１〜Ｒ３に印加きれ
号。
そうすると、従来と同様なキー読み取り処理となり、各
列線Ｒ１〜Ｒ３にはスキャン信号が順次印加される。こ
れで、操作されたキーに関連したキー操作信号がインタ
ーフェース１８を経てＣＰＵ２０に取り込まれて、操作
キーの判別処理、それに対応した内部処理が実行される
。
列線Ｒ１〜Ｒ３にはスキャン信号が順次印加される。こ
れで、操作されたキーに関連したキー操作信号がインタ
ーフェース１８を経てＣＰＵ２０に取り込まれて、操作
キーの判別処理、それに対応した内部処理が実行される
。
キー操作信号が所定時間途絶えると、ＣＰＵ２０からは
再びロレベルの制御信号ＳＣがインターフェース１６に
供給され、各列線Ｒ１〜Ｒ３をローレベルに固定する。
再びロレベルの制御信号ＳＣがインターフェース１６に
供給され、各列線Ｒ１〜Ｒ３をローレベルに固定する。
このように、マトリックスキー１２側からインターラブ
ドが掛かったとき、始めてキー読み取り処理が行なわれ
るため、それ以外の期間は他の処理を実行することがで
きる。
ドが掛かったとき、始めてキー読み取り処理が行なわれ
るため、それ以外の期間は他の処理を実行することがで
きる。
上述では、この発明を低消費電力選択機能を有するＣＰ
Ｕ２０に適用したが、この機能をもたないＣＰＵを利用
してもよい。
Ｕ２０に適用したが、この機能をもたないＣＰＵを利用
してもよい。
［発明の効果］
以上説明したように、この発明においては、キーが操作
されたときのみ、制御手段に対してキー読み取りのイン
ターラブドをかけるようにしたものである。
されたときのみ、制御手段に対してキー読み取りのイン
ターラブドをかけるようにしたものである。
これによれば、キー操作の有無に拘らず、キーの操作状
態を監視する必要がなくなり、キー読み取り時間を従来
よりも大幅に短縮できる。したがって、マトリックスキ
ー側からのインターラブドが掛かるまでの間は制御手段
は他の処理を行なうことができるので、他の処理時間を
短縮することができる特徴を有する。
態を監視する必要がなくなり、キー読み取り時間を従来
よりも大幅に短縮できる。したがって、マトリックスキ
ー側からのインターラブドが掛かるまでの間は制御手段
は他の処理を行なうことができるので、他の処理時間を
短縮することができる特徴を有する。
低消費電力選択機能を有する制御手段を使用する場合に
は、上述した特徴に加え、より経済性に富むキー読み取
り装置を実現できる実益を有する。
は、上述した特徴に加え、より経済性に富むキー読み取
り装置を実現できる実益を有する。
第１図はこの発明に係るキー読み取り装置の一例を示す
系統図、第２図は従来のキー読み取り装置の系統図であ
る。 １０ ・ １２ ・ １４ ・ １６、 １８ ・ ２０ ・ ２２ ・ ・キー読み取り装置 φマトリックスキー ・発振器 ・インターフェース ・ＣＰＵ （制御手段） ・アンド回路
系統図、第２図は従来のキー読み取り装置の系統図であ
る。 １０ ・ １２ ・ １４ ・ １６、 １８ ・ ２０ ・ ２２ ・ ・キー読み取り装置 φマトリックスキー ・発振器 ・インターフェース ・ＣＰＵ （制御手段） ・アンド回路
Claims (1)
- （１）複数の行線と列線で構成されたマトリックスキー
に対し、制御手段より循環式のスキャン信号が複数の行
線に順次印加され、 その列線よりキー操作に対応したレベルのキー操作信号
が上記制御手段に供給されると共に、何れかの列線から
所定レベルのキー操作信号が得られたとき、初めて上記
スキャン信号の走査が開始されるようになされたことを
特徴とするキー読み取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012293A JPH02192321A (ja) | 1989-01-20 | 1989-01-20 | キー読み取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1012293A JPH02192321A (ja) | 1989-01-20 | 1989-01-20 | キー読み取り装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192321A true JPH02192321A (ja) | 1990-07-30 |
Family
ID=11801287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1012293A Pending JPH02192321A (ja) | 1989-01-20 | 1989-01-20 | キー読み取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192321A (ja) |
-
1989
- 1989-01-20 JP JP1012293A patent/JPH02192321A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7672738B2 (en) | Programmable controller for use with monitoring device | |
| US20090055002A1 (en) | Arbitration system for redundant controllers, with output interlock and automatic switching capabilities | |
| JPH02192321A (ja) | キー読み取り装置 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| US6202185B1 (en) | Methods and apparatus for facilitating scan testing of circuitry | |
| US6686671B1 (en) | Key input circuit, power supply control apparatus, and power supply control method | |
| JP2004340877A (ja) | 半導体装置 | |
| JPH1074125A (ja) | キーパッド取り扱い回路 | |
| JPH1173339A (ja) | マイクロコンピュータ及びそのバーンインテスト方法 | |
| JP3887025B2 (ja) | クロックマルチプレクサ | |
| JPH01295319A (ja) | キー入力装置 | |
| JPH1139083A (ja) | キー入力装置 | |
| KR0180643B1 (ko) | 인터럽터 처리시간이 단축된 인터럽트 제어회로 | |
| JP3051043B2 (ja) | データ処理装置 | |
| JPH02266409A (ja) | 電源制御装置 | |
| JPH06230874A (ja) | キー入力回路 | |
| JP2541301B2 (ja) | 故障検出方法 | |
| JPH03142632A (ja) | 初期値決定装置 | |
| JP3085371B2 (ja) | 連想記憶メモリ検索回路 | |
| JPH0847018A (ja) | ボタン電話装置 | |
| JPH0438501A (ja) | 電話回線を利用した設定値入力方法 | |
| JPH06187287A (ja) | バス制御システム | |
| JPH0792057A (ja) | 出力モニタ付出力回路 | |
| JPH09288584A (ja) | 状態検出回路 | |
| JPH0662098A (ja) | 電話装置の選択信号送出回路及びこれを含む電話装置 |