JPH02193097A - リアルタイムクロック - Google Patents
リアルタイムクロックInfo
- Publication number
- JPH02193097A JPH02193097A JP1282379A JP28237989A JPH02193097A JP H02193097 A JPH02193097 A JP H02193097A JP 1282379 A JP1282379 A JP 1282379A JP 28237989 A JP28237989 A JP 28237989A JP H02193097 A JPH02193097 A JP H02193097A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- data bus
- cpu
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は８ビツトマイクロコンピユータシステム内で時
計機能とインタバルタイマ機能を直接プログラムするこ
となく、時計信号とインタバルタイム信号を８ビツトマ
イクロコンピユータシステム内に提供する為インタフェ
ースし、さらにはＣＰＵに対して割込み要求信号を発生
するプログラマブルなデバイスに関する。
計機能とインタバルタイマ機能を直接プログラムするこ
となく、時計信号とインタバルタイム信号を８ビツトマ
イクロコンピユータシステム内に提供する為インタフェ
ースし、さらにはＣＰＵに対して割込み要求信号を発生
するプログラマブルなデバイスに関する。
従来、マイクロコンピュータシステムにおいては、時計
機能及びインタバルタイマ機能を必要とする場合、その
機能を満足する為のプログラムをマイクロコンピュータ
システムに組み込んでやる必要があり、その為の時間と
マイクロコンピュータのメモリ容量を占有してしまった
。
機能及びインタバルタイマ機能を必要とする場合、その
機能を満足する為のプログラムをマイクロコンピュータ
システムに組み込んでやる必要があり、その為の時間と
マイクロコンピュータのメモリ容量を占有してしまった
。
本発明はかかる欠点を除去するもので本デバイスをイン
タフェースして時計機能及びインタバルタイム機能を通
常用いられるデバイス入出力命令でマイクロコンピュー
タシステム内へ提供するものである。
タフェースして時計機能及びインタバルタイム機能を通
常用いられるデバイス入出力命令でマイクロコンピュー
タシステム内へ提供するものである。
以下実施例に基づいて本発明の詳細な説明する。
第１図は、本発明のプログラマブルなリアルタイムクロ
ック及びインタバルタイマとのシステムインタフェース
のブロック図を示したものである。
ック及びインタバルタイマとのシステムインタフェース
のブロック図を示したものである。
１はアドレスバス、２はコントロールバス、３はデータ
バス、４はデータバスバッファ、５はリード／ライトロ
ジック、６はアドレスコントロール、７はインクラブド
リクエストコントロール、８はインタナルバス、９，１
０，１１．１２．１３゜１４はドライブインタフェース
コントロール、１５は３２ＫＨｚ水晶振動子、１６は発
振、分周、１７は１／１０秒カウンタ、１８は秒カウン
タ、１９は分カウンタ、２０は時カウンタ、２１は日カ
ウンタ、２２は月カウンタ、２３は年カウンタ、２４は
バッテリーチエツク、２５はオートカレンダ、２６はイ
ンタバルセットダウンカウンタ、２７はインタバルユニ
ットセレクト、２８はドライブインタフェース、各回路
である。
バス、４はデータバスバッファ、５はリード／ライトロ
ジック、６はアドレスコントロール、７はインクラブド
リクエストコントロール、８はインタナルバス、９，１
０，１１．１２．１３゜１４はドライブインタフェース
コントロール、１５は３２ＫＨｚ水晶振動子、１６は発
振、分周、１７は１／１０秒カウンタ、１８は秒カウン
タ、１９は分カウンタ、２０は時カウンタ、２１は日カ
ウンタ、２２は月カウンタ、２３は年カウンタ、２４は
バッテリーチエツク、２５はオートカレンダ、２６はイ
ンタバルセットダウンカウンタ、２７はインタバルユニ
ットセレクト、２８はドライブインタフェース、各回路
である。
データバスバッファ４は８ビ、、）ＣＰＵシステムデー
タバスとインタフェースする為の３ステート８ビツトバ
ツフアであり、データはＣＰＵの入出力命令の実行の結
果、バッファを経由して受信／送信される。リード／ラ
イトロジックはＣＰＵコントロールバス及びアドレスバ
スより信号ヲ受け、本デバイスの動作全体に対する制御
信号を発生することであり、これは”？ｆｆ信号により
イネーブル／ディスエーブルされる。アドレスコントロ
ール６はリード／ライトロジックによりアドレスバス１
より受は取ったＡ０〜Ａ２の信号をデコードし、内部の
カウンタとデータバスの間でデータのやり取りをする為
の制御信号を発生する。インタラブドリクエストコント
ロール７はＣＰＵに対して外部割込み要求信号を発生す
ることであり、割込み要因としては、バッテリー電圧が
規定値以下になったことを検出した場合と設定したタイ
ムインタバルセットカウンタに達した場合である。
タバスとインタフェースする為の３ステート８ビツトバ
ツフアであり、データはＣＰＵの入出力命令の実行の結
果、バッファを経由して受信／送信される。リード／ラ
イトロジックはＣＰＵコントロールバス及びアドレスバ
スより信号ヲ受け、本デバイスの動作全体に対する制御
信号を発生することであり、これは”？ｆｆ信号により
イネーブル／ディスエーブルされる。アドレスコントロ
ール６はリード／ライトロジックによりアドレスバス１
より受は取ったＡ０〜Ａ２の信号をデコードし、内部の
カウンタとデータバスの間でデータのやり取りをする為
の制御信号を発生する。インタラブドリクエストコント
ロール７はＣＰＵに対して外部割込み要求信号を発生す
ることであり、割込み要因としては、バッテリー電圧が
規定値以下になったことを検出した場合と設定したタイ
ムインタバルセットカウンタに達した場合である。
インクナルデータバス８は本デバイス内部で用いるデー
タバスラインであり、各カウンタとデータバスバッファ
との間でデータの仲立ちをする。発振分周１６は本デバ
イスに計時信号を供給するものであり、発振器には３２
ＫＨ２の水晶振動子１５を用い、出力は必要な分周操作
を経てｌ／１０秒信号として以降の計時カウンタの入力
とする。１／１０秒カウンタ１７、秒カウンタ１８、分
カウンタ１９、時カウンタ２０、日カウンタ２１月カウ
ンタ２２、年カウンタ２３の各計時カウンタは８ビツト
の入出力信号が出されており、データバスラインと連結
される。カウンタはバイナリカウンタで構成されＢＣＤ
で取り扱われる。ドライブインタフェースコントロール
９，１０，１１゜１２．１３．１４は内部データバスと
各カウンタの間のデータのやり取りを制御する。リード
／ライトロジックからの信号を受けて、内部データバス
からカウンタへのデータの書き込みか、カウンタデータ
の読み出しかの制御を行なう。またアドレスコントロー
ルからの信号を受けて、内部データバスとカウンタの間
のデータのやり取りをイネーブルにするかディスイネー
ブルにする。バッテリーチエツク２４は本デバイスの電
源電圧が規定値以下に下がったことを検出し、インクラ
ブドリクエストコントロールに信号を得る。検出電圧は
外部に付加する抵抗値の選択により任意に選ぶことがで
きる。オートカレンダ２５は大の月、小の月、及び平年
、うるう年の区別により日カウンタ、月カウンタを自動
修正する為の機構であリシステム始動に時刻セットを１
度行なっておけばその後は月が変わった場合にもカレン
ダは自動修正される。インタバルユニットセレクト２７
は本デバイスをインタバルタイマとして使用する場合イ
ンタバルの設定単位を選択するものであり、設定単位は
１／１０秒、１秒、１分、１時間の４つがある。
タバスラインであり、各カウンタとデータバスバッファ
との間でデータの仲立ちをする。発振分周１６は本デバ
イスに計時信号を供給するものであり、発振器には３２
ＫＨ２の水晶振動子１５を用い、出力は必要な分周操作
を経てｌ／１０秒信号として以降の計時カウンタの入力
とする。１／１０秒カウンタ１７、秒カウンタ１８、分
カウンタ１９、時カウンタ２０、日カウンタ２１月カウ
ンタ２２、年カウンタ２３の各計時カウンタは８ビツト
の入出力信号が出されており、データバスラインと連結
される。カウンタはバイナリカウンタで構成されＢＣＤ
で取り扱われる。ドライブインタフェースコントロール
９，１０，１１゜１２．１３．１４は内部データバスと
各カウンタの間のデータのやり取りを制御する。リード
／ライトロジックからの信号を受けて、内部データバス
からカウンタへのデータの書き込みか、カウンタデータ
の読み出しかの制御を行なう。またアドレスコントロー
ルからの信号を受けて、内部データバスとカウンタの間
のデータのやり取りをイネーブルにするかディスイネー
ブルにする。バッテリーチエツク２４は本デバイスの電
源電圧が規定値以下に下がったことを検出し、インクラ
ブドリクエストコントロールに信号を得る。検出電圧は
外部に付加する抵抗値の選択により任意に選ぶことがで
きる。オートカレンダ２５は大の月、小の月、及び平年
、うるう年の区別により日カウンタ、月カウンタを自動
修正する為の機構であリシステム始動に時刻セットを１
度行なっておけばその後は月が変わった場合にもカレン
ダは自動修正される。インタバルユニットセレクト２７
は本デバイスをインタバルタイマとして使用する場合イ
ンタバルの設定単位を選択するものであり、設定単位は
１／１０秒、１秒、１分、１時間の４つがある。
インタバルセットダウンカウンタ２６はインタバルセレ
クトにより選択されたインタバル設定単位信号を受けて
、零カウンタにプログラムでセットされたカウント値か
らダウンされてゆき０を検出した時に割込み信号をイン
クラブドリクエストコントロールに与え、内部データバ
スとのデータのやり取りは計時カウンタと同様である。
クトにより選択されたインタバル設定単位信号を受けて
、零カウンタにプログラムでセットされたカウント値か
らダウンされてゆき０を検出した時に割込み信号をイン
クラブドリクエストコントロールに与え、内部データバ
スとのデータのやり取りは計時カウンタと同様である。
ＣＰＵアドレスバス１からリード／ライトロジックのＣ
３端子にチップセレクト信号が入ると、本デバイスが８
ビツトマイクロコンピユータシステム内の入出カポ−ド
アレイの１つとして選ばれる。そしてＣＰＵコントロー
ルバス２からＷＲかＲＤに信号が入ることにより、内部
にデータを書き込むか、内部のデータを読み出す事がで
きる。
３端子にチップセレクト信号が入ると、本デバイスが８
ビツトマイクロコンピユータシステム内の入出カポ−ド
アレイの１つとして選ばれる。そしてＣＰＵコントロー
ルバス２からＷＲかＲＤに信号が入ることにより、内部
にデータを書き込むか、内部のデータを読み出す事がで
きる。
その読み書きの対象となる各カウンタ及びインタバルユ
ニットセレクト２７の計８個の機能ブロックの選択はＣ
ＰＵアドレスからのデータＡ ６ ＨＡ １ ＊Ａ！に
よりなされる。また本デバイスにはＣＰＵに対して外部
割込み要求信号を発生するインタラブドリクエストコン
トロール８機能によりバッテリー電圧が規定以下になっ
たことを検出した場合と設定したタイムインタバルにイ
ンタバルセットダウンカウンタ２６が達した場合に外部
割込み信号を発生する。
ニットセレクト２７の計８個の機能ブロックの選択はＣ
ＰＵアドレスからのデータＡ ６ ＨＡ １ ＊Ａ！に
よりなされる。また本デバイスにはＣＰＵに対して外部
割込み要求信号を発生するインタラブドリクエストコン
トロール８機能によりバッテリー電圧が規定以下になっ
たことを検出した場合と設定したタイムインタバルにイ
ンタバルセットダウンカウンタ２６が達した場合に外部
割込み信号を発生する。
以上の例にみられるように本デバイスは、８ビツトマイ
クロコンピユータシステムの周辺デバイスとしてインタ
フェースされる為、システム開発をする上で非常に汎用
性に冨んでいる。応用分野としてはリアルタイム処理で
行なうシステム全般にわたって使用できる。すなわちシ
ステムとして計時機能を必要とするもの、あるいはタイ
ムインタバル機能を必要とするもの全てに適用できる。
クロコンピユータシステムの周辺デバイスとしてインタ
フェースされる為、システム開発をする上で非常に汎用
性に冨んでいる。応用分野としてはリアルタイム処理で
行なうシステム全般にわたって使用できる。すなわちシ
ステムとして計時機能を必要とするもの、あるいはタイ
ムインタバル機能を必要とするもの全てに適用できる。
第１図は、本発明のプログラマブルなリアルタイムクロ
ック及びインタバルタイマとのシステムインタフェース
のブロック図である。
ック及びインタバルタイマとのシステムインタフェース
のブロック図である。
以上
出願人 セイコーエプソン株式会社
代理人 弁理士 鈴木喜三部他１名
手続補正書（自発）
明細書
１、発明の名称
リアルタイムクロック
発明の名称
リアルタイムクロック
補正する者
事件との関係 出願人
東京都新宿区西新宿２丁目４番１号
（２３６）セイコーエプソン株式会社
代表取締役 中 村 恒 也
Claims (1)
- 秒カウンタ、分カウンタ、時カウンタ、日カウンタ、月
カウンタ、年カウンタの各カウンタから成る基本時計機
構とインタバルタイマ機構とで構成され、さらにバッテ
リー電圧降下検出機構と月変化及びうるう年に対するカ
レンダー自動修正機構、電源オン時カウンタリセット機
構を備え、さらにはＣＰＵに対して外部割込み要求信号
を発生する機構をもち、マイクロコンピュータシステム
にインタフェースできるリアルタイムクロック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1282379A JPH02193097A (ja) | 1989-10-30 | 1989-10-30 | リアルタイムクロック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1282379A JPH02193097A (ja) | 1989-10-30 | 1989-10-30 | リアルタイムクロック |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55158721A Division JPS5782787A (en) | 1980-11-11 | 1980-11-11 | Real time clock |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02193097A true JPH02193097A (ja) | 1990-07-30 |
Family
ID=17651632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1282379A Pending JPH02193097A (ja) | 1989-10-30 | 1989-10-30 | リアルタイムクロック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02193097A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
-
1989
- 1989-10-30 JP JP1282379A patent/JPH02193097A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54124929A (en) * | 1978-03-22 | 1979-09-28 | Fujitsu Ltd | Timer unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05342435A (ja) | Ｉｃカード | |
| JPS5844823A (ja) | 電子計数回路の計数示度の記憶方法および装置 | |
| JPS61503059A (ja) | 計時装置及び方法 | |
| US5365183A (en) | Single chip microcomputer having two kinds of timer functions | |
| JP2555502B2 (ja) | 電波修正時計とその受信時刻設定方法および時刻修正方法 | |
| JPH04314222A (ja) | 無線選択呼出受信機 | |
| JPH02193097A (ja) | リアルタイムクロック | |
| CN207663555U (zh) | 一种坐姿监测系统 | |
| JPS6360873B2 (ja) | ||
| JPS6044708B2 (ja) | Ｐｒｏｍ補償回路 | |
| JPS62130455A (ja) | 携帯用小型機器 | |
| KR910003420B1 (ko) | 팩시밀리 시스템에서의 시각설정 및 시각 에러발생시 복구방법 | |
| JPH04162300A (ja) | 半導体メモリ | |
| JP2001311786A (ja) | Ｒｔｃ装置 | |
| JP3175962B2 (ja) | カレンダー装置 | |
| JPS61785A (ja) | 時刻管理方法 | |
| JP3035937B2 (ja) | 多機能電話機 | |
| JPS649393A (en) | Electronic timepiece | |
| JPS60209847A (ja) | 画像形成装置 | |
| JPH0317761A (ja) | 主記憶装置 | |
| JP2979099B2 (ja) | データ記憶装置 | |
| CN116954309A (zh) | 实时时钟模块 | |
| JPH02224044A (ja) | プログラム記憶装置 | |
| JPH11110681A (ja) | 水道メータ用機械式遠隔カウンタ受信器 | |
| JPS63268058A (ja) | マイクロコンピユ−タ |