JPH02193250A - コンピュータ接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複合コンピュータシステムにおいて。

複数コンピュータの接続方式に関するものである。

〔発明の概要〕

各コンピュータに対応して、専用の送信線路を設ける場
合、コンピュータの増設時に送信線路も増設する必要が
ある。そこで、各コンピュータに専用の送信線路を設け
ずに、各コンピュータが複数の送信線路に対して送信可
能にすることで、コンピュータを増設しても、送信線路
を増設する必要もなくなり、しかも複雑なハードウェア
、ソフトウェアを必要としないため、小型コンピュータ
。

パーソナルコンピニータ、マイクロコンピュータによる
制御機器のネットワークに特に効果がある。

〔従来の技術〕

従来の技術としては９例えは、特公昭６０−５１１４５
号公報に示されている「コンピュータ接続方式」がある
。

従来の方式は、各コンピュータに対応する専用の送信線
路を設ける方法で、その詳細は図面を参照して、以下に
説明する。

第４図は、前記従来方式によるコンビュータネントワー
クを示す。図に於てＬｌ、　Ｌ２．　Ｌ３．　Ｌ４は。

送信及び或は受信用のバッファとポートと若干の判断機
能を有する論理とを持っているリンク。ＣＩ。

Ｃ２，Ｃ３はコンピュータ、Ｍｌ、Ｍ２．、Ｍ３はメモ
リ。

Ｐｌ、　Ｐ、２．　Ｐ３．・・・・・・Ｐｌ３はペリフ
ェラル（周辺機器）である。

また、リンクＬｌ、Ｌ２．Ｌ３はコンピュータＣ＋。

Ｃ２，Ｃ３に対する接続、リンクＬ４はペリフェラル群
Ｐ７〜Ｐ］３に対する接続を行う。またｌｌ。

！２．６　ｓ　Ｚ’４は線路を示す。

リンク”１　ｓ　”２　ｓ　Ｌ３　ｓ　”４の内部は例
えば第５図の如き構成とする。

ここで、Ｓｌ、Ｓ２は送信及び受信用のバッファ・メモ
リＣＥ＋、ＣＥ２は夫々線路及びコンピュータに対する
入出力ポートである。

リンクは次の如き機能を有する。

今、コンピュータＣ１よりコンピュータＣ３に送信希望
がある時は、コンビ＝−タＣ１に接続されたリンクＬ１
のポー）　ＣＦ２を経て、バッファメモリＳ１にそのメ
ツセージがアドレスと共にストアされる。バッファメモ
リＳ１に送信すべきメツセージがある時はその゛発信ボ
ー）ＣＥＩよりアドレスを含んだ送信信号を線路Ｊｌに
発信する。アドレスされたコンピュータＣ３のリンクＬ
３は。

若しその受信用バッファメモリＳ２に情報が入ってい力
ければ、換言すればそのコンピュータが受信中でなけれ
ば、上記送信信号を受けて受信可能であるという信号を
送り返す。

以下同様にして、コンピュータ間の制御信号。

データの授受を行う。

〔発明が解決しようとする課題〕

て、それぞれ専用の送信線路が必要となるので。

コンピュータを増設する場合、送信線路の増設及び、ネ
ットワーク上のすべてのリンクへ増設した送信線路を接
続しなければならない問題点がある。

本発明は上記問題点を解決するため、コンピュータを増
設しても送信線路を増設しないことを目的とする。

〔課題を解決するだめの手段〕

本発明は前記の目的を達成するため、各コンピュータに
専用の送信線路を設けずに、各コンピュータが複数の送
信線路に対して送信可能とする。

この場合、複数のコンピュータが１つの送信線路を重複
して使用するのを防ぐだめに、各コンピュータは、送信
する前に空（未使用）送信線路を検出し、空送信線路の
みに送出する。まだ、送出時。

送信線路を複数のコンピュータで重複使用していないこ
との確認及び２重複していた場合の回復手段を備えたも
のである。

〔作用〕

が不要となるので、コンピュータを増設し、ネットワー
クに接続する場合、送信線路の増設をする必要がなくな
り、複雑々ソフトウェアの制御も省略することができる
。

〔実施例〕

以下２本発明の実施例を詳細に説明する。

第１図は２本発明によるコンピュータ接続方式で、構成
されたコンピュータネットワークの傘実施例である。第
１図において、コンピュータＡ２０は、リンク１０を通
して送信線路０１に接続されている。リンク１０は８通
信インタフェース回路１１゜送信セレクタ回路１３．受
信セレクタ回路１２　より構成されている。通信インタ
フェース回路１１は、コンピュータＡ２０のデータ型式
と送信線路０１のデータ型式の変換を行う。これは、コ
ンピュータＡ２０が理解容易なバス形式のデータ転送に
対し、送信線路０１がシリアル形式のデータ転送を行う
ためである。送信セレクタ回路１３は。

通信インタフェース回路１１からの送信データをコンピ
ュータＡ２０の指示によって、送信線路を選択し２選択
された送信線路に対して、送信データを出力する。受信
セレクタ１２はコンピュータＡ２０の選択した送信線路
からの受信データを。

通信インタフェース１１に出力する。他のコンピュータ
Ｂ〜Ｅ　３０，４０，５０，６０も、コンピュータＡ２
０と同様にして、リンク１０を通して送信線路０１に接
続する。各送信線路０１は、各リンク１０に対し同一に
接続し、各送信線路に流れるデータは、同一のデータ型
式とし、送信線路を使用している場合は、必ず周期的に
送信線路にデータ出力を行う。

以下この動作について説明する。コンピュータＡ２０か
もコンピュータＣ４０ヘデータ転送す柵合、コンピュー
タＡ２０は、受信セレクタ回路１２を制御することで、
送信線路０１を１つ選択し。

通信インタフェース回路１１を通して２選択した送信線
路０１に流れるデータを受信する。前記受信データが１
定周期以上経っても発生しない場合は、その前記選択し
た送信線路０１は、他のコンピュータが使用してい力い
とし、コンビメータＡ２０は通信インタフェース回路１
１．送信セレクタ１３を通して、コンピュータ４０への
アドレス情報を含んだ送信要求信号を前記送信線路０１
へ十定周期毎に繰り返し送出する。もし、前記受信デー
タがホ定周期以内に発生した場合は、その前記送信線路
０１は、他のコンピュータが使用しているものとし、受
信セレクタ１２を制御して別の送信線路０１を選択し、
他のコンピュータが使用しているか否か調べる。使用し
ている場合は、上記動作を繰り返し行い、使用していな
い送信線路０１を探してから、その送信線路０１へ、前
記送信要求信号を出力する。

コンピュータＣ４０は、コンピュータＣ４０に接続され
たリンク１０を制御することにより、すべての送信線路
を繰返し選択し、自分への送信要求信号の有／無を調べ
る。自分への送信要求信号が有る場合、コンピュータＣ
４０は、送信要求信号を受信した送信線路を使用して、
コンピュータＡ２０へ応答信号を逆送し、以後コンピュ
ータＡ２０とコンピュータＣ４０間で前記送信線路０１
を使用してデータ転送を行う。

第１図において、新たにコンピュータを増設する場合、
送信線路０１にリンク１０を増設するのみで、送信線路
０１の増設及び既設のリンク１０゜ソフトウェアの変更
も不要である。

第２図は、第１図のリンク１０及びその周辺を詳細に示
したブロック図である。第２図において送信セレクタ回
路１３の出力は、出力ゲート１４及び信号検出回路１１
０に接続されている。信号検出回路１１０は送信セレク
タ回路１３からの送信信号を常に監視し、送信信号を検
出すると、フリップフロップ１３０をセットし、出力ゲ
ート１４をイネーブルにすることで前記送信信号を送信
線路０１へ出力する。遅延回路１２０では、フリップフ
ロップ１３０のセット信号を一定時間遅延させてから、
フリップフロップ１３０をリセットし、出力ゲート１４
をディスネーブルする。

以下、この動作について説明する。コンピュータＡ２０
は、固定長の送信テークを通信インク入−ス回路１１へ
出力する。送信データは通信インタフエース１１．送信
セレクタ１３を通って、出力ゲート１４に入力されると
同時に、信号検出回路１１０によって７リツプフロツプ
１３０がセットされ、送信線路０１へ出力される。

フリップフロップ１３０がセットされ、固定長の送信デ
ータが送信線路０１へ送信終了後遅延回路１２０によっ
てフリップフロップ１３０がリセットされ、出力ゲート
１４は、送信線路０１を開放し。

通信相手のコンピュータからの応答を可能とする。

前記固定長の送信データは、最大長を制限することで可
変長にすることができる。本実施例では。

送信線路への出力ゲートの制御が容易に実現することが
できる。

第３図は、前記第２図における実施例とは別の方法によ
る本発明の実施例のブロック図である。

第２図における前記実施例では、フリップフロップ１３
０のセット信号を遅延回路１２０によって遅延させて、
出力ゲート１４をディスイネーブルにする方法であるが
、第３図による実施例では、タイミング発生回路３００
によって一定周期毎にフリップフロップ１３０をリセッ
トする。この場合、送信中に前記フリップフロップ１３
０がリセットされないように、コンピュータＡ２０はデ
ータを送出する必要がある。そのためタイミング発生回
路３００では、コンピュータＡ２０に、送信タイミング
信号を出力する。コンピュータＡ２０は、前記送信タイ
ミング信号によって、固定長の送信データ又は最大長を
制限した可変長の送信データを送出する。コンピュータ
Ａ２０の送信データは。

前記第２図における実施例と同様にして、送信線路へ出
力される。タイミング発生回路３００は。

固定長の送信データ又は前記可変長の最大データ長を送
信するのに必要な時間後フリップフロップ１３０をリセ
ットし、出力ゲート１４をディスイネ−フルにする。本
実施例によれば、前記第２図による実施例の各送信線路
に対応して、必要であった遅延回路の代わりに各送信線
路に共通にタイミング発生回路を付加したことで、より
小規模なハードウェアで実現できる。さらに１通信イン
タフェース回路を内蔵したマイクロコンピュータチツフ
ヲコンピュータとして使用している場合、コンビ一一タ
、リンクを含めて、数個のＩＣで実現できるため、小型
、低価格なシステムに効果がある。

〔発明の効果〕

本発明によれば、複雑なハードウェア、ソフトウェアを
必要とせず、コンビエータネットワークが構成でき、逐
次増設も容易に行えるだめ、小型コンピュータ、パーソ
ナルコンピュータ、マイクロコンピュータによる制御機
器のネットワークが容易に実現できる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図におけるリンク及びその周辺を詳細に示したブロッ
ク図、第３図は第２図とは別の実施例を示しだブロック
図、第４図は従来方式を示すブロック図、第５図は第４
図における従来方式のリンク内部を示したブロック図。 ０１・・・・・・送信線路、１０・・・・・・リンク、
１１・・・・・・通信インタフェース回路、１２・・・
・・・受信セレクタ。 １３・・・・・・送信セレクタ、２０・３０・４０・５
０・６０・・・・・・コンピュータＡ〜Ｅ、、１４・・
川・Ｉｌｌ’−）。 １１０・・・・・・信号検出回路、１２０・・曲遅延回
路。 １３０・・・・・・フリップ・フロップ、３００・川・
・タイミング発生回路。 ／Ｕ

Claims (1)

1. 【特許請求の範囲】 １、複数個のコンピュータ（含むペリフェラル）の相互
   接続において、入出力ポートおよび送信・受信用バッフ
   ァをもつリンクをそれぞれ有する複数個のコンピュータ
   と、該コンピュータと同じ数または異なった数の複数の
   送信線路を設け、前記各リンクに前記複数の送信線路を
   接続し、前記各コンピュータは、前記複数送信線路の中
   から、別コンピュータからの周期的データ信号を検出し
   ない空いている送信線路を選出しこれを使用して、他の
   コンピュータへアドレス信号を含んだ送信信号を送出す
   る送信経路を構成し、さらに前記コンピュータから送信
   された送信希望信号を受けた他のコンピュータからの受
   信可能信号を前記コンピュータが構成した送信経路を使
   って逆送させ、以後当該送信経路を使用中は周期的にデ
   ータ出力を行うことを特徴とするコンピュータ接続方式
   。 ２、前記第１項の特許請求の範囲において、送信線路に
   出力する信号を固定長とし、リンクから送信線路へ出力
   するゲートに送信側コンピュータからの送信信号を検出
   することによって、前記ゲートを開け、前記送信信号を
   、送信線路へ出力する手段と、送信線路へ出力開始から
   一定時間後に前記ゲートを閉じる手段を備えることを特
   徴とするコンピュータ接続方式。 ３、前記第１項の特許請求範囲において、送信線路に出
   力する信号を固定長とし、コンピュータ又は、リンクに
   送信線路へ出力するタイミングを一定周期毎に与え、送
   信信号がある場合、そのタイミングでリンクが出力する
   手段と、リンクから送信線路へ出力するゲートにリンク
   からの送信信号を検出することによって、前記ゲートを
   開け、前記送信信号を、送信線路へ出力する手段と、前
   記タイミングから一定時間後に前記ゲートを閉じる手段
   を有することを特徴とするコンピュータ接続方式。 ４、前記第２項及び前記第３項の特許請求範囲において
   、送信線路に出力する信号を可変長とし、その最大長を
   制限することを特徴とするコンピュータ接続方式。