JPH06124268A - 多重化バスにおけるロック転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 共通メモリ７とプロセッサ１間のシステムバ
ス６が多重化構成で、スプリット転送方式を採用した場
合の、該７への１からのアクセスにおいて、送受信側と
なる１や共通メモリ７内にあるシステムバスインタフェ
ース制御回路ＢＩＣの送受信バッファに、突き放し形ラ
イトコマンドがある場合、ロック転送によるコマンドが
他のプロセッサから発行された時に起こる処理矛盾を回
避する。 【構成】 ＢＩＣ４−３では、１からのロック転送によ
るコマンド要求を６を介して受けると、リトライ信号を
返した後、ＢＩＣ４−３，４−３内の残存コマンドの実
行を全て完了させ、その後にロック転送によるコマンド
要求を１から再送させ実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多重化バスにおけるロ
ック転送方式に関するものである。

【０００２】更に詳しく述べれば、共通メモリと複数の
プロセッサが、多重化されたシステムバスを介して接続
され、プロセッサと共通メモリとの間、或いはプロセッ
サ間、でシステムバスを介したバス通信方式として、コ
マンド転送とそれに対するアンサ転送が行われるとき、
その間に一旦バスを開放するスプリット転送方式を採
り、通信に際してロック指示がなされていれば、途中で
バスを開放することなく、無条件にシステムバスを保留
し続けるロック転送モードに変わってバス通信を行い得
るマルチプロセッサ構成の処理システムにおける、多重
化バスのロック転送方式に関するものである。

【０００３】なお、かかるマルチプロセッサ構成の処理
システムは、例えば、交換システムや情報処理システム
等にその一部として含まれるシステムである。

【０００４】

【従来の技術】例えば、交換システム、情報処理システ
ム等を構成する、マルチプロセッサ構成の処理システム
における情報転送手段として用いられるシステムバスの
一つに、送受信装置間でクロックに同期してバス信号の
転送制御を行い、かつ送信側からの命令転送サイクルと
受信側からの該命令に対するアンサ応答サイクル（リー
ドデータ返送、ライト結果返送等）との間で、バスを一
旦開放すると共に、転送クロックサイクル対応、また
は、転送動作の終了時対応に、受信側から受信状態をス
テータスコード信号で送信側へ応答する、いわゆるスプ
リット転送バスがある。

【０００５】なお、マルチプロセッサ構成の処理システ
ムにおいては、システムバスを多重化構成とし、システ
ムバスインタフェースの入出力制御を行う制御回路（Ｌ
ＳＩで構成されるので、ＢＩＣ−ＬＳＩと呼ばれること
がある）を、処理システムを構成しているプロセッサや
共通メモリに、それぞれシステムバス対応に、多重化さ
れているバスの数に等しい数だけ搭載する。

【０００６】該システムバスインタフェース制御回路
（ＢＩＣ−ＬＳＩ）は、システムバスと、プロセッサや
共通メモリの内部バスと、のインタフェースを持ち、シ
ステムバスは、プロセッサ間やプロセッサと共通メモリ
との間、のバス通信において、コマンド転送とコマンド
転送に対する応答転送（アンサ転送ということもある）
との間で一旦バスを開放して、他者による該バスの使用
を許す、所謂スプリット転送方式を採るわけである。

【０００７】プロセッサや共通メモリにおける内部バス
は、システムバスとは異なり、通信中はバス保留を続け
る所謂インタロック転送方式を採る。なお、インタロッ
ク転送は、ロック転送（モード）とは区別される概念で
あることに注意されたい（ロック転送は、送信側（プロ
セッサや共通メモリ）と受信側（プロセッサや共通メモ
リ）の相互間でシステムバスをロックする通知を行い、
それを解除するまで、無条件に保留し続ける転送方式で
ある）。スプリット転送方式とインタロック転送方式は
対立する概念であるが、ロック転送はこれらの方式に共
通する概念である。システムバスのコマンド転送には、
コマンド転送に対するアンサ転送がある場合と、アンサ
転送がない場合（これを突き放し形という）がある。

【０００８】スプリット転送方式は、送信側からの命令
転送サイクルと受信側からの該命令に対するアンサ応答
サイクルとの間でバスを開放することをしないインタロ
ック転送方式に比べ、アンサ返送をコマンド送信とは別
のバス転送サイクルで行うこと、受信バッファを持つた
め、コマンドの多重受付を行うことなど制御が複雑であ
る反面、バスの保留時間に受付装置の内部動作時間を含
まないため、バススループットの向上が図れる利点があ
る。

【０００９】このため、例えばマルチプロセッサシステ
ム等、高い転送性能のバスを必要とするシステムでは、
スプリット転送方式をシステムバスに適用することによ
り、インタロック転送方式に比べ性能の向上が図れるこ
とになる。

【００１０】

【発明が解決しようとする課題】ところが、システムバ
スをスプリット転送方式とすると、システムバスインタ
フェースの入出力制御を行うシステムバスインタフェー
ス制御回路（ＢＩＣ−ＬＳＩ）内に送受信バッファが必
要となり、更にシステムバスと該システムバスインタフ
ェース制御回路（ＢＩＣ−ＬＳＩ）を多重化した場合、
コマンド転送においてコマンド実行完了報告のない、い
わゆる突き放し形のコマンド（ライトアクセス等）を連
続発行時に、他バスからロック転送によるコマンド（Ｔ
＆Ｓやリードモデファイライト等）が発行されると、連
続発行された突き放し形コマンドの途中に、ロック転送
によるコマンドが実行されてしまい矛盾が生じる。

【００１１】ここでコマンド「Ｔ＆Ｓ」というのは、
「テスト＆セット」と云い、メモリからデータを読み出
して、それを一寸加工してまた元の所に書き戻すという
操作をするコマンド（命令）のことである。

【００１２】また、コマンドあるいはアンサがシステム
バスインタフェース制御回路（ＢＩＣ−ＬＳＩ）内のバ
ッファに残っている状態でロック転送によるコマンドを
発行すると、前コマンドあるいはアンサがあるため、シ
ステムバスをロック出来ない等の問題がある。

【００１３】本発明は、システムバスが多重化構成で、
スプリット転送方式を採用した場合の共通メモリへのプ
ロセッサからのアクセスにおいて、送受信側となるプロ
セッサや共通メモリ内にあるシステムバスインタフェー
ス制御回路（ＢＩＣ−ＬＳＩ）の送受信バッファに、コ
マンド実行完了報告のない、いわゆる突き放し形ライト
コマンドがある場合に、ロック転送によるコマンドが他
のプロセッサから発行された時に起こる上述の如き処理
矛盾を避けることが可能な多重化バスにおけるロック転
送方式の実現を目的とする。

【００１４】

【課題を解決するための手段】上記目的達成のため本発
明では、共通メモリと複数のプロセッサが、多重化され
たシステムバスを介して接続され、プロセッサと共通メ
モリとの間、或いはプロセッサ間、でシステムバスを介
したバス通信方式として、コマンド転送とそれに対する
アンサ転送が行われるとき、その間に一旦バスを開放す
るスプリット転送方式を採り、通信に際してロック指示
がなされていれば、途中でバスを開放することなく、無
条件にシステムバスを保留し続けるロック転送モードに
移ってバス通信の行われるマルチプロセッサ構成の処理
システムにおいて、

【００１５】共通メモリは、多重化バスを構成する各バ
スに対応したシステムバス・インタフェース制御回路を
もち、その中の或るシステムバス・インタフェース制御
回路が、対応したシステムバスを介して或るプロセッサ
からロック転送モードによるコマンドの転送を行いたい
旨の要求を受けたとき、該要求は現時点では受け付けで
きないので時間を置いて再発行するようにという指示の
リトライ信号を先ず相手プロセッサに向け返した後、

【００１６】自制御回路内のバッファにそれまでに溜ま
っているコマンドの実行を行うと共に、他のバスに対応
したシステムバス・インタフェース制御回路にも、当該
制御回路内のバッファにそれまでに溜まっているコマン
ドがあればその実行を行うよう指示し、溜まっていた全
てのコマンドの実行が完了したとき、そのことを確認し
てその旨の信号をシステムバスを介して相手プロセッサ
に送出し、相手プロセッサからのロック転送指示を伴う
コマンドの再発行を促して、該コマンドの受信、実行を
行うようにした。

【００１７】

【作用】本発明の多重化バスにおけるロック転送方式に
よれば、上述のようにして、溜まっていた全てのコマン
ドの実行が完了したとき、そのことを確認してその旨の
信号をシステムバスを介して相手プロセッサに送出し、
相手プロセッサからのロック転送指示を伴うコマンドの
再発行を促して、該コマンドの受信、実行を行うように
したので、簡単な回路構成で従来生じていた処理矛盾を
防止できる。

【００１８】

【実施例】次に図を参照して、本発明の二重化システム
バスにおける実施例を説明する。図１は、本発明の一実
施例として、二重化システムバスを介して接続するマル
チプロセッサシステムの構成を示す。

【００１９】同図において、（１−１），（１−ｎ）は
それぞれプロセッサ、２はマイクロプロセッサ（以下Ｍ
ＰＵを呼ぶ）、３は個別メモリ、（４−１）〜（４−
４）はそれぞれシステムバスインタフェース制御ＬＳＩ
（以下ＢＩＣと呼ぶことがある）、５は内部バス、（６
−１），（６−２）はそれぞれシステムバス、７は共通
メモリ、８はメモリ、９はメモリ制御ＬＳＩ、である。

【００２０】ＭＰＵ２は、内部バス５を介して、個別メ
モリ３から命令／データをＲＥＡＤ／ＷＲＩＴＥした
り、更にＢＩＣ（４−１），（４−２）経由でシステム
バス（６−１），（６−２）を介して共通メモリ７のメ
モリ８へ、ＢＩＣ（４−３），（４−４）、メモリ制御
ＬＳＩ９経由で同様の処理を行う。

【００２１】図２は、本発明の具体的実施例として、図
１におけるＢＩＣ（４−３），（４−３）の詳細を示す
回路図である。即ち、これはＴ＆Ｓ命令受信時の送受信
バッファのハキダシ制御回路の実現例であると言える。

【００２２】図２において、４ａ１，４ａ２はそれぞれ
送受信バッファ・ハキダシ要求通知信号線、４ｂ１，４
ｂ２はそれぞれ自ＢＩＣ内送受信バッファ・ハキダシ完
了通知信号線、４ｃ１，４ｃ２はそれぞれ第１のアンド
ゲート、４ｄ１，４ｄ２はそれぞれはアンドゲート出力
信号線、４ｅ１，４ｅ２はそれぞれ第２のアンドゲー
ト、４ｆ１，４ｆ２はそれぞれアンドゲート出力信号
線、である。

【００２３】また４ｆｏ１，４ｆｏ２はそれぞれハキダ
シ完了表示用の信号を出力するための出力用オープンコ
レクタ形ドライバ、４ｇｉ１−１，４ｇｉ１−２，４ｇ
ｉ２−１，４ｇｉ２−２は、それぞれシステムバスのハ
キダシ完了表示用信号の入力用オープンコレクタ形ドラ
イバ、４ｇ１，４ｇ２はそれぞれ第３のアンドゲート、
４ｈ１，４ｈ２はそれぞれアンドゲート出力信号線、Ｉ
１，Ｉ２はそれぞれＢＩＣ内部制御回路、である。

【００２４】本例では、ＢＩＣ（４−１）〜（４−４）
の制御モードが選択可能、即ち、バス動作の途中で送信
側と受信側の間を一旦、切り離すことを認めるスプリッ
ト転送方式／前記の切り離しを認めないロック転送方式
の選択が可能で、通常システムバスはスプリット転送方
式であり、各ＢＩＣには図示せざる送受信バッファが存
在し、両システムバスが使用可能となっている。

【００２５】図１，図２を参照して動作について説明す
る。ＭＰＵ２から共通メモリ７にＴ＆Ｓ命令を発行する
と、内部バス５を介してＢＩＣ（４−１）が受信し、Ｂ
ＩＣ（４−１）のＢＩＣ内部制御回路は、システムバス
（６−１）をロック転送方式で共通メモリ７のＢＩＣ
（４−３）へ該命令を送出する。

【００２６】受信したＢＩＣ（４−３）のＢＩＣ内部制
御回路Ｉ１は、一旦、該命令を現時点では受け付けでき
ないので時間を置いて再発行するようにという指示のリ
トライ信号（命令の送信元へ時間間隔をおいて再発行を
要求する信号）をアサート（論理的に０→１）して追い
返し、図示せざる送受信バッファのハキダシ要求通知信
号線４ａ１をアサートする。

【００２７】ハキダシ要求通知信号４ａ１は、他方ＢＩ
Ｃ（４−４）のＢＩＣ内部制御回路Ｉ２にも通知され
て、それによりＢＩＣ内部制御回路Ｉ２からのハキダシ
要求通知信号４ａ２がアサートされ、両ＢＩＣの図示せ
ざる送受信バッファのハキダシ（送受信バッファにそれ
までに溜まっているコマンドの実行）が開始される。

【００２８】両ＢＩＣ内部制御回路は、図示せざる送受
信バッファよりハキダシ完了（送受信バッファにそれま
でに溜まっている全てのコマンドの実行完了）の報告を
図示せざるルートを介して受けると、自ＢＩＣ内の送受
信バッファのハキダシ完了通知信号線４ｂ１，４ｂ２を
アサートし、アサートされた４ｂ１，４ｂ２は他方ＢＩ
Ｃの第１のアンドゲート４ｃ２，４ｃ１にも入力され
る。

【００２９】この時点で共通メモリ７内の両ＢＩＣ（４
−３），（４−４）の図示せざる送受信バッファのハキ
ダシが完了しており、ＢＩＣ（４−３）では、送受信バ
ッファのハキダシ要求通知信号線４ａ１と他方ＢＩＣ
（４−４）内の送受信バッファのハキダシ完了通知とな
る４ｂ２のアンドゲート出力である４ｄ１がアサートさ
れ、４ｂ１と４ｄ１のアンドゲート出力である４ｆ１も
アサートされる。

【００３０】４ｆ１のアサートにより、ドライバ４ｆｏ
１がシステムバス（６−１）に含まれているハキダシ完
了表示用の信号をアサートする。ＢＩＣ（４−４）でも
同様に送受信バッファのハキダシ要求通知４ａ２と他方
ＢＩＣ（４−３）内の送受信バッファのハキダシ完了通
知となる４ｂ１のアンドゲート出力である４ｄ２がアサ
ートされ、４ｂ２と４ｄ２のアンドゲート出力である４
ｆ２もアサートされる。

【００３１】４ｆ２アサートにより、ドライバ４ｆｏ２
がシステムバス（６−２）に含まれているハキダシ完了
表示用の信号をアサートする。送信元ＢＩＣ（４−１）
は、これをうけて前記命令をＢＩＣ（４−３）に再送信
する。ＢＩＣ（４−３）は入力用ドライバ４ｇｉ１−
１，４ｇｉ１−２よりシステムバス（６−１），（６−
２）のハキダシ完了表示用の信号のアサートを入力し、
両システムバスのハキダシ完了表示用の信号がアサート
されていれば、そのアンドゲート出力である４ｈ１がア
サートされＢＩＣ内部制御回路Ｉ１へ通知される。

【００３２】ＢＩＣ（４−３）のＢＩＣ内部制御回路Ｉ
１は、４ｈ１を確認してから送信元ＢＩＣ（４−１）よ
り再送信された前記命令を実行する。なお、送信元ＢＩ
Ｃ（４−１）、受信ＢＩＣ（４−３）で説明したが、送
信元ＢＩＣ（４−２）、受信ＢＩＣ（４−４）でも同様
の処理となる。

【００３３】以上説明したように、本発明の二重化バス
におけるロック転送方式では、ＢＩＣ内の送受信バッフ
ァを完全にハキダシてからシステムバスをロック転送方
式でＴ＆Ｓ命令を実行することにより、共通メモリへの
Ｔ＆Ｓ命令発行時の処理矛盾を完全に回避できる。

【００３４】なお、上述では、二重化システムバスを例
に説明したが、多重化システムバスとしてｎ重化を考え
ると（ｎは２を超える任意の整数）、実施例のハキダシ
制御理論をｎ重化に拡張することは容易に考えられ、ｎ
組のＢＩＣ−ＬＳＩとｎ組のハキダシ完了表示信号を設
けることで実現可能なことは明らかである。また、上述
の説明ではロック転送の代表例としてＴ＆Ｓ命令を取り
上げて説明したが、Ｔ＆Ｓ命令に限らず、他の命令であ
っても、一般のロック転送に係わる矛盾回避効果は同様
である。

【００３５】

【発明の効果】以上説明したとおり、本発明の多重化バ
スにおけるロック転送方式によれば、ハキダシ完了表示
信号２本の追加と簡単な制御回路により、従来存在しな
かったスプリット転送方式のシステムバスを多重化構成
とし、その両方を、ロック転送実行時に起き得る処理矛
盾を回避して使用可能とするシステムを実現できるとい
う利点がある。

【図面の簡単な説明】

【図１】システムバスを介して接続するマルチプロセッ
サシステム構成例を本発明の一実施例として示すブロッ
ク図である。

【図２】図１におけるシステムバスインタフェース制御
ＬＳＩ（４−３），（４−４）の詳細を示す回路図であ
る。

【符号の説明】 （１−１），（１−ｎ）…プロセッサ、２…マイクロプ
ロセッサユニット（ＭＰＵ）、３…個別メモリ（Ｉ
Ｍ）、（４−１）〜（４−４）…システムバスインタフ
ェース制御ＬＳＩ（のＢＩＣ）、５…内部バス、（６−
１），（６−２）…システムバス、７…共通メモリ、８
はメモリ、９…メモリ制御ＬＳＩ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 共通メモリと複数のプロセッサが、多重
   化されたシステムバスを介して接続され、プロセッサと
   共通メモリとの間、或いはプロセッサ間、でシステムバ
   スを介したバス通信方式として、コマンド転送とそれに
   対するアンサ転送が行われるとき、その間に一旦バスを
   開放するスプリット転送方式を採り、通信に際してロッ
   ク指示がなされていれば、途中でバスを開放することな
   く、無条件にシステムバスを保留し続けるロック転送モ
   ードに移ってバス通信の行われるマルチプロセッサ構成
   の処理システムにおいて、 共通メモリは、多重化バスを構成する各バスに対応した
   システムバス・インタフェース制御回路をもち、その中
   の或るシステムバス・インタフェース制御回路が、対応
   したシステムバスを介して或るプロセッサからロック転
   送モードによるコマンドの転送を行いたい旨の要求を受
   けたとき、該要求は現時点では受け付けできないので時
   間を置いて再発行するようにという指示のリトライ信号
   を先ず相手プロセッサに向け返した後、 自制御回路内のバッファにそれまでに溜まっているコマ
   ンドの実行を行うと共に、他のバスに対応したシステム
   バス・インタフェース制御回路にも、当該制御回路内の
   バッファにそれまでに溜まっているコマンドがあればそ
   の実行を行うよう指示し、溜まっていた全てのコマンド
   の実行が完了したとき、そのことを確認してその旨の信
   号をシステムバスを介して相手プロセッサに送出し、相
   手プロセッサからのロック転送指示を伴うコマンドの再
   発行を促して、該コマンドの受信、実行を行うことを特
   徴とする多重化バスにおけるロック転送方式。