JPH02193411A - ジッタ発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はジッダ発生回路に間し、特にジッタ周期を任意
に設定できるジッタ発生回路に関する。

（従来の技術） 従来のジッタ発生回路としては、例えば、パルス信号を
一旦、三角波等の信号に変換し、この変換信号を基準電
圧可変のコンパレータ等により再度パルス信号に変換す
る回路を備えるものがある。

この回路において、コンパレータの基準電圧を変化させ
ることによりパルスの変化点を基準電圧の変化に応じて
変化させ、更に、このパルスのデユーティを調整して出
力パルスを発生させるものである。第３図には、かかる
従来のジッタ発生回路の一例が、第４図には第３図の各
部の信号波形が示されている。

第３図において三角波発生回路２２はミラー積分器を備
え、その電圧関数は、 で与えられる。ここでＧは増幅器の利得であり、もし、
Ｇ〉〉１であれば、 ｅｏ　　　　　１ ｅ　、　　　Ｊ　ｗ　ｃ　ｒ となり、完全積分とみることができる。

いま、入力端子２１から第４図ａに示す方形波を入力し
た場合、三角波発生回路２２の内部のミラー積分器によ
り、第４図すに示す三角波が得られる。この三角波すを
基準電圧Ｖｒｅｆを有するコンパレータ２３に入力し、
電圧比較させると、第４図Ｃに示す如く、基準電圧Ｖｒ
ｅ　ｆと三角波の電圧の大小により出力の論理レベルが
反転した信号が得られる。更に、この出力信号は時限回
路２４に入力される０時限回路２４は入力信号の立ち上
がり点で起動され、入力信号と同時間のパルスを発生す
る。従って本回路の出力は基準電圧がＶｒｅｆの時は、
入力に対してｔだけ遅れた位置に入力と同じパルス列と
なる。

次に、この基準電圧Ｖ　ｒ　ｅ　ｆをΔＶだけ変化させ
ると、前記三角波発生回路２２の出力信号と基準電圧Ｖ
ｒｅｆが等電位となる点がΔｔだけ変化する。従って、
基準電圧の変動に伴い、コンパレータ２３の出力は第４
図Ｃに示すように、Δｔだけその変化点が変化する。こ
のパルスは前述と同様にして、パルス整形されてから出
力されるから、出力信号ではその位相だけがΔｔずれた
ことになる。

従って、基準電圧Ｖｒｅｆを周期的に変化させると、出
力信号はこれに伴い位相が変動する。ここで第４図から
明らかなように、本回路の出力信号の移動量は基準電圧
Ｖｒｅｆの変化量に比例するので、付加するジッタの周
期は基準電圧の変化の周期により、またジッタの振幅は
Ｖｒｅｆの変化量によって定まることになる。

（発明が解決しようとする課題） 上述した従来のジッタ発生回路では、入力信号の周波数
に依存して、三角波発生回路２２の出力信号の振幅およ
び時限回路のパルス幅を変化させなければならない。

このため、入力信号の周波数が変化した場合にも、同一
のジッダ発生振幅を与えようとすれば。

入力信号の周波数に応じて三角波発生回路２２内のミラ
ー積分器の時限数を変化させるか、コンパレータ２３に
加える基準電圧Ｖｒｅｆを入力周波数に応じて変化させ
なければならない、また、入力信号に応じて時限回路の
時定数を変更させなければならない。

しかし、一般にこのようなアナログ回路の定数の変更を
自動的に行うことは極めて困器であり、入力信号の周波
数に応じて個々の回路素子を変更しなければならないと
いう欠点がある。

また、かかるジッタ発生回路では、三角波発生回路等の
アナログ的な波形変換と、微細な基準電圧Ｖｒｅｆの変
化によりジッタ振幅を変化させようとしているため個々
の回路素子の温度特性、経時変化によりジッタの振幅が
直接影響される等の欠点がある。

（課題を解決するための手段） 本発明によるジッタ発生回路は、入力信号をタイミング
信号としての第１のクロック信号により定まる時間だけ
遅延せしめて出力する第１のＤフリップフロップと、前
記入力信号を一方の入力とし、前記第１のＤフリップフ
ロップの一方の出力を他方の入力とし、選択信号に従い
前記２つの入力のうち一方を選択して出力する信号選択
回路と、第２のクロック信号を前記第１のＤフリップフ
ロップの他方の出力信号に同期化して出力し、この出力
を前記信号選択回路に前記選択信号として与える第２の
Ｄフリップフロップとを有する。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明によるジッタ発生向路の一実施例を示す
ブロック図を、また第２図は第１図の各部の動作波形図
を示す。

入力端子１から入力された入力信号ＩＮはＤフリップフ
ロップ４のデータ入力および、信号選択回路６の一方の
入力となる。Ｄフリップ７０ツブ４は、入力信号に同期
した第１のクロック信号Ｃ［、Ｋ１の入力端子２から入
力された信号をタイミング入力としているので、その出
力信号Ｑ１゜Ｑ＋の位相は入力信号に比し、第１のクロ
ック信号により定まる時間だけ遅れることになる。ｔた
、出力信号Ｑ、は信号選択回路６の他方の入力端子へ入
力される。

Ｄフリップフロップ５は、第２のクロック信号ＣＬＫ２
の入力端子３から入力された信号をデータ入力とし、Ｄ
フリップフロップ５の？：Ｊ１出力をタイミング入力と
している。その結果、Ｄフリップフロップ５の出力信号
Ｑ２は信号選択回路６に入力される２つの信号のうち遅
れ位相にあるＤフリップフロップ４の出力信号の後縁に
同期して変化する。この信号Ｑ２は信号選択回路６の選
択信号としても入力される０本実施例の場合、Ｑ２が論
理「０」の場合、入力信号を選択し、論理「１」の場合
Ｄフリップフロップ４の出力を選択する。

入力信号ＩＮと、Ｄフリップフロップ４の出力信号の一
方Ｑ、が信号選択回路６により第２のクロック信号の周
期で交互に選択されて端子７から出力される。この結果
、第４図に示す如く、信号選択回路６の出力信号ＯＵＴ
は、入力端子に加えられな信号と、第１のクロック信号
により定まる時間だけ遅延した信号が、第２図のクロッ
ク信号の周期で交互に出力されることになり、第１のク
ロック信号によって定まる時間のジッタ振幅を有し、第
２のクロック信号によって定まるジッタ周期を有するこ
とになる。

以上の説明から明らかなように、本発明にょろりツタ発
生回路ではジッタ振幅は外部より与えられる第１のクロ
ック信号により任意に定めることができ、ジッタ周期は
外部より与えられる第２のクロックに任意に定めること
ができる。

（発明の効果） 以上説明したように本発明は、２個のＤフリップフロッ
プと信号選択回路から構成される簡単な論理回路である
ため、従来のジッタ発生回路の欠点二人力信号の周波数
に応じてアナログ回路の時定数の変更、基準電圧の変更
等の調整、個々の回路素子の温度時性や経時変化の影響
等が除去され、入力信号の周波数に依存せず任意の周期
で、ジッタの振幅を任意の値に正確に設定でき、また無
調整で永年使用できるジッタ発生回路の実現が可能とな
る。

【図面の簡単な説明】

第１図は本発明によるジッタ発生回路のブロック図、第
２図は第１図の各部の動作波形図、第３図は従来のジッ
タ発生回路のブロック図、第４図は第３図の動作波形図
である。 １・・・入力端子、２・・・第１のクロック信号入力端
子、３・・・第２のクロック信号入力端子、４．５・・
・Ｄフリップフロップ、６・・・信号選択回路、７・・
・出力端子、２２・・・三角波発生回路、２３・・・コ
ンパレータ、２４・・・時限回路。 第１図

Claims (1)

【特許請求の範囲】
1. 入力信号をタイミング信号としての第１のクロック信号
   により定まる時間だけ遅延せしめて出力する第１のＤフ
   リップフロップと、前記入力信号を一方の入力とし、前
   記第１のＤフリップフロップの一方の出力を他方の入力
   とし、選択信号に従い前記２つの入力のうち一方を選択
   して出力する信号選択回路と、第２のクロック信号を前
   記第１のＤフリップフロップの他方の出力信号に同期化
   して出力し、この出力を前記信号選択回路に前記選択信
   号として与える第２のＤフリップフロップとを有するこ
   とを特徴とするジッタ発生回路。