JPH0355050B2 - - Google Patents
Info
- Publication number
- JPH0355050B2 JPH0355050B2 JP59203965A JP20396584A JPH0355050B2 JP H0355050 B2 JPH0355050 B2 JP H0355050B2 JP 59203965 A JP59203965 A JP 59203965A JP 20396584 A JP20396584 A JP 20396584A JP H0355050 B2 JPH0355050 B2 JP H0355050B2
- Authority
- JP
- Japan
- Prior art keywords
- inverting
- comparator
- inverting input
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パルスエツジ(縁)の位相が制御可
能な矩形波パルスを発生するパルス発生器に関す
るものである。
能な矩形波パルスを発生するパルス発生器に関す
るものである。
2重フラツシユ型(直並列型)アナログ・デジ
タル変換器を用い、2個の連続した交換段におい
てアナログ信号をデジタル化することによりアナ
ログ信号をデジタル形式に変換することは、周知
である。このアナログ・デジタル変換方式では、
第1変換段のデジタル出力をアナログ形式に変換
し、これを入力アナログ信号から減算してその差
信号を第2変換段に供給し、これら2個の変換段
の出力を結合して所望のデジタル信号を得てい
る。第1変換段及びデジタル・アナログ変換器の
伝搬遅延を補償するため、入力アナログ信号は遅
延線を介して減算器に供給している。2個の変換
段のデジタル出力は、それぞれ入力アナログ信号
のレベル(上位ビツト)及び同時点の対応差信号
のレベル(下位ビツト)を表わす必要があるた
め、サンプルホールド回路を介してアナログ信号
を変換器に供給している。しかし、従来のサンプ
ルホールド回路は、いくつかの用途において許容
できない程アナログ信号を劣化させる欠点があ
る。第1変換段のクロツク動作に遅延して第2変
換段をクロツクすれば、サンプルホールド回路を
用いなくても済む。この場合、このクロツク信号
の遅延は遅延線による遅延に等しくする必要があ
るが、遅延線を調整するか又はクロツク縁の位相
を調整してこれらの遅延を等しくすることはでき
る。しかし、可変遅延線は固定遅延線よりも一般
に極めて高価であり、可変遅延線を正確に調整す
ることは難しい。
タル変換器を用い、2個の連続した交換段におい
てアナログ信号をデジタル化することによりアナ
ログ信号をデジタル形式に変換することは、周知
である。このアナログ・デジタル変換方式では、
第1変換段のデジタル出力をアナログ形式に変換
し、これを入力アナログ信号から減算してその差
信号を第2変換段に供給し、これら2個の変換段
の出力を結合して所望のデジタル信号を得てい
る。第1変換段及びデジタル・アナログ変換器の
伝搬遅延を補償するため、入力アナログ信号は遅
延線を介して減算器に供給している。2個の変換
段のデジタル出力は、それぞれ入力アナログ信号
のレベル(上位ビツト)及び同時点の対応差信号
のレベル(下位ビツト)を表わす必要があるた
め、サンプルホールド回路を介してアナログ信号
を変換器に供給している。しかし、従来のサンプ
ルホールド回路は、いくつかの用途において許容
できない程アナログ信号を劣化させる欠点があ
る。第1変換段のクロツク動作に遅延して第2変
換段をクロツクすれば、サンプルホールド回路を
用いなくても済む。この場合、このクロツク信号
の遅延は遅延線による遅延に等しくする必要があ
るが、遅延線を調整するか又はクロツク縁の位相
を調整してこれらの遅延を等しくすることはでき
る。しかし、可変遅延線は固定遅延線よりも一般
に極めて高価であり、可変遅延線を正確に調整す
ることは難しい。
従来の高速クロツク発生器の如き高速(10MHz
以上)回路は、低周波(10KHz以下)回路のよう
な正確且つ安定した電圧特性を具えていない。従
来の高速回路におけるこの制約からくる1つの問
題は、かかる従来回路を用いたのでは、高速クロ
ツク発生器が発生するクロツク信号のパルス縁の
位相を正確に制御・調整できないことである。
以上)回路は、低周波(10KHz以下)回路のよう
な正確且つ安定した電圧特性を具えていない。従
来の高速回路におけるこの制約からくる1つの問
題は、かかる従来回路を用いたのでは、高速クロ
ツク発生器が発生するクロツク信号のパルス縁の
位相を正確に制御・調整できないことである。
したがつて、本発明の目的は、パルス縁の位相
を正確に制御・調整できる矩形波パルス発生器の
提供にある。
を正確に制御・調整できる矩形波パルス発生器の
提供にある。
本発明の矩形波パルス発生器は、前縁及び後縁
を有するパルスの縁の少なくとも一方が大体傾斜
状である一連の電圧パルスを発生する回路と、比
較器とを具えている。この比較器は、第1入力端
にこの一連の電圧パルスが供給され、第2入力端
に比較器の出力パルスの直流電圧と可変直流電圧
に応じた直流電圧レベルが供給され、この一連の
電圧パルスの電圧レベルがこの直流電圧レベルを
超えたか否かに応じて1つ又は2つの電圧レベル
を有する信号を出力端に発生する。よつて、この
比較器は、その出力端に、遷移すなわち前縁及び
後縁の少なくとも一方の位相が上記直流電圧レベ
ルに応じて決まる繰返し矩形波信号を発生する。
を有するパルスの縁の少なくとも一方が大体傾斜
状である一連の電圧パルスを発生する回路と、比
較器とを具えている。この比較器は、第1入力端
にこの一連の電圧パルスが供給され、第2入力端
に比較器の出力パルスの直流電圧と可変直流電圧
に応じた直流電圧レベルが供給され、この一連の
電圧パルスの電圧レベルがこの直流電圧レベルを
超えたか否かに応じて1つ又は2つの電圧レベル
を有する信号を出力端に発生する。よつて、この
比較器は、その出力端に、遷移すなわち前縁及び
後縁の少なくとも一方の位相が上記直流電圧レベ
ルに応じて決まる繰返し矩形波信号を発生する。
以下、図示の実施例に基き本発明を具体的に説
明する。
明する。
第1図は本発明の好適な一実施例を示す回路
図、第2図はその動差説明用波形図である。発振
器10は、周波数が出力波形の零ボルト交差点間
の間隔で決まるため周波数は安定しているが、電
圧波形が不安定な繰返し出力信号(第2図の波形
a)を発生する。この発振器10からの出力信号
を比較器12の非反転入力端(+)に供給し、比
較器12の反転入力端(−)は接地する。したが
つて、比較器12は、パルス立上がり縁と縁の中
間にパルス立下がり縁が生じるような方形波出力
を発生する。この明細書において、用語「矩形
波」は、2つの電圧レベルを有し、これら2電圧
レベル間の遷移がほぼ瞬間的に行なわれる繰返し
波を意味するので、この波形を従来のオシロスコ
ープに表示すると、電圧レベルは水平線により表
わされ、遷移は垂直線により表わされる。これに
対し用語「方形波」は、衝撃係数(1サイクルの
波形の全期間に対する一方のレベルの期間の割合
…デユーテイ・サイクル)が50%の矩形波を意味
する。比較器12の出力波形を第2図に波形bと
して示す。低域フイルタ16を介して、比較器1
2の方形波出力を第2比較器14の非反転入力端
(+)に供給する。この低域フイルタ16の時定
数は、比較器12の方形波出力信号の半周期より
も非常に長い。したがつて、比較器14の非反転
入力端(+)に供給される信号は第2図の波形c
に示すような形状となり、この波形の立上がり縁
及び立下がり縁は制限されたスルー・レート
(slew rate)を有する。比較器14の反転入力端
(−)には、後述のようにして発生した直流電圧
(第2図の波形d)を加える。よつて、第2図に
波形eとして示す如く、比較器14の非反転出力
端に発生した出力信号の衝撃係数は、この直流電
圧dのレベルに応じて決定される。第2A及び第
2B図に比較して示すように、立上がり縁に対す
る立下がり縁の位相を変えることができる。第2
A及び第2B図では、直流電圧信号dのレベルが
異なつている。なお、回路10,12,16は本
発明にいうパルス発生手段を構成する。
図、第2図はその動差説明用波形図である。発振
器10は、周波数が出力波形の零ボルト交差点間
の間隔で決まるため周波数は安定しているが、電
圧波形が不安定な繰返し出力信号(第2図の波形
a)を発生する。この発振器10からの出力信号
を比較器12の非反転入力端(+)に供給し、比
較器12の反転入力端(−)は接地する。したが
つて、比較器12は、パルス立上がり縁と縁の中
間にパルス立下がり縁が生じるような方形波出力
を発生する。この明細書において、用語「矩形
波」は、2つの電圧レベルを有し、これら2電圧
レベル間の遷移がほぼ瞬間的に行なわれる繰返し
波を意味するので、この波形を従来のオシロスコ
ープに表示すると、電圧レベルは水平線により表
わされ、遷移は垂直線により表わされる。これに
対し用語「方形波」は、衝撃係数(1サイクルの
波形の全期間に対する一方のレベルの期間の割合
…デユーテイ・サイクル)が50%の矩形波を意味
する。比較器12の出力波形を第2図に波形bと
して示す。低域フイルタ16を介して、比較器1
2の方形波出力を第2比較器14の非反転入力端
(+)に供給する。この低域フイルタ16の時定
数は、比較器12の方形波出力信号の半周期より
も非常に長い。したがつて、比較器14の非反転
入力端(+)に供給される信号は第2図の波形c
に示すような形状となり、この波形の立上がり縁
及び立下がり縁は制限されたスルー・レート
(slew rate)を有する。比較器14の反転入力端
(−)には、後述のようにして発生した直流電圧
(第2図の波形d)を加える。よつて、第2図に
波形eとして示す如く、比較器14の非反転出力
端に発生した出力信号の衝撃係数は、この直流電
圧dのレベルに応じて決定される。第2A及び第
2B図に比較して示すように、立上がり縁に対す
る立下がり縁の位相を変えることができる。第2
A及び第2B図では、直流電圧信号dのレベルが
異なつている。なお、回路10,12,16は本
発明にいうパルス発生手段を構成する。
比較器14の反転入力端(−)に供給される直
流信号は、帰還ループ内で発生される。この帰還
ループは、比較器14の反転出力端及び非反転出
力端にそれぞれ接続された低域フイルタ18及び
20と、反転入力端(−)及び非反転入力端
(+)がこれら低域フイルタ18及び20にそれ
ぞれ接続された演算増幅器22とを具えている。
抵抗器26を介して増幅器22の反転入力端
(−)をポテンシヨメータ24に接続する。この
抵抗器26の値は、フイルタ18及び20内の抵
抗器の値よりも非常に大きい。増幅器22の出力
端は比較器14の反転入力端(−)に接続する。
流信号は、帰還ループ内で発生される。この帰還
ループは、比較器14の反転出力端及び非反転出
力端にそれぞれ接続された低域フイルタ18及び
20と、反転入力端(−)及び非反転入力端
(+)がこれら低域フイルタ18及び20にそれ
ぞれ接続された演算増幅器22とを具えている。
抵抗器26を介して増幅器22の反転入力端
(−)をポテンシヨメータ24に接続する。この
抵抗器26の値は、フイルタ18及び20内の抵
抗器の値よりも非常に大きい。増幅器22の出力
端は比較器14の反転入力端(−)に接続する。
低域フイルタ18及び20が発生する信号は、
比較器14が発生した2つの出力信号のそれぞれ
直流レベル(平均レベル)である。
比較器14が発生した2つの出力信号のそれぞれ
直流レベル(平均レベル)である。
比較器14が発生した各出力信号の直流レベル
は、比較器14の非反転出力端に発生した信号の
衝撃係数に応じてそれぞれ決まるが、増幅器22
において2つの直流レベルを結合しているので、
比較器の出力電圧レベルにおける温度及び電源電
圧に依存する変動の影響を同相除去作用によつて
除くことができる。
は、比較器14の非反転出力端に発生した信号の
衝撃係数に応じてそれぞれ決まるが、増幅器22
において2つの直流レベルを結合しているので、
比較器の出力電圧レベルにおける温度及び電源電
圧に依存する変動の影響を同相除去作用によつて
除くことができる。
ポテンシヨメータ24により比較器14の反転
入力端(−)に供給する直流電圧のレベルをシフ
トできるので、比較器14からの非反転出力信号
の衝撃係数を調整できる。抵抗器26の抵抗値が
大きいので、この抵抗器26は電流源として作用
する。したがつて、ポテンシヨメータ24は、増
幅器22の同相除去作用により行なう補正に大き
な影響を与えない。なお、回路18〜26は、本
発明にいう直流電圧レベル発生手段となる。
入力端(−)に供給する直流電圧のレベルをシフ
トできるので、比較器14からの非反転出力信号
の衝撃係数を調整できる。抵抗器26の抵抗値が
大きいので、この抵抗器26は電流源として作用
する。したがつて、ポテンシヨメータ24は、増
幅器22の同相除去作用により行なう補正に大き
な影響を与えない。なお、回路18〜26は、本
発明にいう直流電圧レベル発生手段となる。
図示した矩形波パルス発生器は、位相が正確に
制御・調整できるクロツク縁(負方向又は正方
向)を有するクロツク・パルス信号の発生に使用
することができる。すなわち、このパルス発生器
を用いれば、2重フラツシユ・アナログ・デジタ
ル変換器の第2変換段用の正確に遅延したクロツ
ク・パルスを発生できる。また、第1変換段用の
クロツク・パルスは比較器12の出力端から得ら
れる。
制御・調整できるクロツク縁(負方向又は正方
向)を有するクロツク・パルス信号の発生に使用
することができる。すなわち、このパルス発生器
を用いれば、2重フラツシユ・アナログ・デジタ
ル変換器の第2変換段用の正確に遅延したクロツ
ク・パルスを発生できる。また、第1変換段用の
クロツク・パルスは比較器12の出力端から得ら
れる。
本発明は、その要旨を逸脱することなく種々の
変形が可能であり、上述した実施例は何ら本発明
を限定するものではない。例えば、一般には比較
器14の出力信号の一方の縁の位相を変化させる
だけでよいので、比較器14の非反転入力端
(+)に供給される信号の両方の縁が傾斜状であ
る必要はない。
変形が可能であり、上述した実施例は何ら本発明
を限定するものではない。例えば、一般には比較
器14の出力信号の一方の縁の位相を変化させる
だけでよいので、比較器14の非反転入力端
(+)に供給される信号の両方の縁が傾斜状であ
る必要はない。
上述の如く、本発明によれば、比較回路からの
非反転及び反転方形波出力信号は、第2及び第3
フイルタによりそれぞれ平均直流レベルとなり演
算増幅器で結合された後、比較回路の反転入力端
に帰還されるので、比較回路の温度及び電源電圧
に依存する変動に方形波出力信号の衝撃係数は影
響されない。更に、演算増幅器の一方の入力端に
接続したポテンシヨメータの電圧を適当に選択す
ることにより、比較回路の非反転入力端に供給す
る直流レベルを第1低域フイルタからの傾斜波信
号と全振幅範囲にわたり交差するように調節でき
るので、出力方形波の衝撃係数を全範囲にわたり
任意に選択することができる。
非反転及び反転方形波出力信号は、第2及び第3
フイルタによりそれぞれ平均直流レベルとなり演
算増幅器で結合された後、比較回路の反転入力端
に帰還されるので、比較回路の温度及び電源電圧
に依存する変動に方形波出力信号の衝撃係数は影
響されない。更に、演算増幅器の一方の入力端に
接続したポテンシヨメータの電圧を適当に選択す
ることにより、比較回路の非反転入力端に供給す
る直流レベルを第1低域フイルタからの傾斜波信
号と全振幅範囲にわたり交差するように調節でき
るので、出力方形波の衝撃係数を全範囲にわたり
任意に選択することができる。
第1図は本発明の好適な一実施例の回路図、第
2A及び第2B図は第1図の動作説明用波形図で
ある。 図において、14は比較器、16は第1低域フ
イルタ、18及び20は第2及び第3フイルタ、
22は演算増幅器、24はポテンシヨメータであ
る。
2A及び第2B図は第1図の動作説明用波形図で
ある。 図において、14は比較器、16は第1低域フ
イルタ、18及び20は第2及び第3フイルタ、
22は演算増幅器、24はポテンシヨメータであ
る。
Claims (1)
- 【特許請求の範囲】 1 方形波入力信号が供給される第1低域フイル
タと、 該第1低域フイルタの出力信号が非反転入力端
に供給され、非反転及び反転出力信号を出力する
比較回路と、 該比較回路の上記非反転及び反転出力信号がそ
れぞれ供給される第2及び第3フイルタと、 該第2及び第3フイルタの出力信号がそれぞれ
非反転及び反転入力端に供給され、上記比較回路
の反転入力端に出力信号を供給する演算増幅器
と、 該演算増幅器の上記非反転又は反転入力端のい
ずれか一方に接続された摺動子を有し、2つの固
定電圧間の電圧を供給するポテンシヨメータとを
具えることを特徴とする矩形波パルス発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53799983A | 1983-09-30 | 1983-09-30 | |
| US537999 | 1983-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094527A JPS6094527A (ja) | 1985-05-27 |
| JPH0355050B2 true JPH0355050B2 (ja) | 1991-08-22 |
Family
ID=24145002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20396584A Granted JPS6094527A (ja) | 1983-09-30 | 1984-09-28 | 矩形波パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094527A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1204395B (it) * | 1986-06-18 | 1989-03-01 | Sgs Microelettronica Spa | Circuito regolatore di fase,in particolare di fase orizzontale per visualizzatori di dati |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104530A (en) * | 1980-01-24 | 1981-08-20 | Toshiba Corp | Waveform shaping circuit |
| JPS6051295B2 (ja) * | 1980-05-02 | 1985-11-13 | 富士通テン株式会社 | 波形整形回路 |
-
1984
- 1984-09-28 JP JP20396584A patent/JPS6094527A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6094527A (ja) | 1985-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| JP2603335B2 (ja) | パルス密度d/a,a/d変換時の信号平均化回路 | |
| JPH04223614A (ja) | パルス幅変調器 | |
| JPS63228808A (ja) | 自動利得調節システム | |
| JPH0239720A (ja) | 可変遅延回路 | |
| EP0534638B1 (en) | Low jitter clock phase adjust system | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| JPH03207267A (ja) | 制御方法及び装置 | |
| US4057796A (en) | Analog-digital converter | |
| KR100272119B1 (ko) | 펄스폭 변조 회로 | |
| JPH0355050B2 (ja) | ||
| JPH0787376B2 (ja) | デルタ変調符号の復号装置 | |
| JP2675455B2 (ja) | 可変遅延装置 | |
| US3749939A (en) | Phase difference measuring device | |
| US4760319A (en) | Circuit for removing unwanted slope transitions from an incoming signal | |
| US3946253A (en) | Pulse train generator | |
| JPH05136662A (ja) | パルス供給回路 | |
| JPH04240917A (ja) | パルス信号処理回路 | |
| JPH041384B2 (ja) | ||
| JPH0435536A (ja) | ビット同期回路 | |
| JPS62130016A (ja) | パルス幅変調制御回路 | |
| SU1327131A1 (ru) | Функциональный генератор | |
| JP3098531B2 (ja) | パルス幅変換回路 | |
| JPH02193411A (ja) | ジッタ発生回路 | |
| JPS63194411A (ja) | 遅延時間制御回路 |