JPH021939A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH021939A JPH021939A JP14224788A JP14224788A JPH021939A JP H021939 A JPH021939 A JP H021939A JP 14224788 A JP14224788 A JP 14224788A JP 14224788 A JP14224788 A JP 14224788A JP H021939 A JPH021939 A JP H021939A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- doped
- regions
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、いわゆるＬＤＤ構造を有するＭＯＳ型電界効果ト
ランジスタの製造方法の改良に係るものである。
くは、いわゆるＬＤＤ構造を有するＭＯＳ型電界効果ト
ランジスタの製造方法の改良に係るものである。
般に、微細化されたＭＯＳ（Ｍｅｔａｌ ０ｘｉｄｅ
Ｓｅｍ１ｃｏｎｄｕｃ ｊｏｒ）型電界効果トランジス
タにおいては、ドレイン耐圧を向上させるために、その
トレイン拡散領域に対して、いわゆるＬＤＤ（Ｌｉ）＜
Ｍｌｙ ＤｏｐｅｄＤｒａｉｎ）構造、つまり、ゲート
電極端の近傍でのドレイン拡散領域部分の不純物濃度を
、それ以外の領域部分の不純物濃度よりも小さく形成し
た構造を採用している。
Ｓｅｍ１ｃｏｎｄｕｃ ｊｏｒ）型電界効果トランジス
タにおいては、ドレイン耐圧を向上させるために、その
トレイン拡散領域に対して、いわゆるＬＤＤ（Ｌｉ）＜
Ｍｌｙ ＤｏｐｅｄＤｒａｉｎ）構造、つまり、ゲート
電極端の近傍でのドレイン拡散領域部分の不純物濃度を
、それ以外の領域部分の不純物濃度よりも小さく形成し
た構造を採用している。
従来例によるこの種の装置構成として、こ工では、第２
図（ａ）ないしくｅ）にＮチャネルＭＯＳ型電界効果ト
ランジスタにおけるＬＤＤ構造の形成方法の主要な製造
段階を工程順に示しである。
図（ａ）ないしくｅ）にＮチャネルＭＯＳ型電界効果ト
ランジスタにおけるＬＤＤ構造の形成方法の主要な製造
段階を工程順に示しである。
すなわち、こわらの第２図（ａ）ないしくｅ）において
、従来例方法は、素子間分離のための厚いフィールド酸
化＠２によって分離された１例えば比抵抗がｌＯΩｃｍ
程度のＰ形シリコン半導体基板ｌ上の所定位置にあって
、まず、薄いゲート酸化膜３を介してゲート電極４を選
択的に形成させておき（同図（ａ））、かつこの状態で
、これらのフィールド酸化膜２およびゲート電極４をマ
スクにして、前記半導体基板ｌの選択された主面上にＮ
形の不純物、こＳでは、例えばリンを５０にｅＶ、 １
０”／ｃｒｎ’の条件でイオン注入（第１回目）させる
ことにより、ソース、ドレイン領域でのゲート電極４の
両端部に接近した部分を含んで低濃度不純物領域。
、従来例方法は、素子間分離のための厚いフィールド酸
化＠２によって分離された１例えば比抵抗がｌＯΩｃｍ
程度のＰ形シリコン半導体基板ｌ上の所定位置にあって
、まず、薄いゲート酸化膜３を介してゲート電極４を選
択的に形成させておき（同図（ａ））、かつこの状態で
、これらのフィールド酸化膜２およびゲート電極４をマ
スクにして、前記半導体基板ｌの選択された主面上にＮ
形の不純物、こＳでは、例えばリンを５０にｅＶ、 １
０”／ｃｒｎ’の条件でイオン注入（第１回目）させる
ことにより、ソース、ドレイン領域でのゲート電極４の
両端部に接近した部分を含んで低濃度不純物領域。
つまりＮ−領域５を形成する（同図（ｂ））。
ついで、これらの全面に酸化膜、こＳでは、不純物など
を特にドープしてないノンドープ酸化膜６を３０００人
程度０厚さにデポジットしく同図（Ｃ））だ上で、これ
を選択的にエツチングして、前記ゲート電極４の両端部
に、そのＮ−領域５の一部を含んで、厚さ相当の３００
０人程度０厚のサイドウオール７を形成させる（同図（
ｄ））。
を特にドープしてないノンドープ酸化膜６を３０００人
程度０厚さにデポジットしく同図（Ｃ））だ上で、これ
を選択的にエツチングして、前記ゲート電極４の両端部
に、そのＮ−領域５の一部を含んで、厚さ相当の３００
０人程度０厚のサイドウオール７を形成させる（同図（
ｄ））。
その後、今度は、これらのフィールド酸化膜２゜ゲート
電極４およびサイドウオール７をマスクにして、前回同
様に、前記半導体基板ｌの選択された主面上にＮ形の不
純物、こ＼では、例えば砒素を５０ＫｅＶ、 １０１５
／ｃｒｎ’の条件でイオン注入（第２回目）させること
により、ソース、ドレイン領域でのゲート電極４の両端
部からサイドウオール７の幅相当分だけ離れた部分に高
濃度不純物領域、つまりＮ＋領域８を形成し、最後に、
１０００℃、６０分程度の熱処理をなして、これらの各
Ｎ−領域５およびＮ１領域８を活性化させ（同図（ｅ）
）、このようにして所期のＬＤＤ構造を有するＮチャネ
ルＭＯＳ型電界効果トランジスタを得るのである。
電極４およびサイドウオール７をマスクにして、前回同
様に、前記半導体基板ｌの選択された主面上にＮ形の不
純物、こ＼では、例えば砒素を５０ＫｅＶ、 １０１５
／ｃｒｎ’の条件でイオン注入（第２回目）させること
により、ソース、ドレイン領域でのゲート電極４の両端
部からサイドウオール７の幅相当分だけ離れた部分に高
濃度不純物領域、つまりＮ＋領域８を形成し、最後に、
１０００℃、６０分程度の熱処理をなして、これらの各
Ｎ−領域５およびＮ１領域８を活性化させ（同図（ｅ）
）、このようにして所期のＬＤＤ構造を有するＮチャネ
ルＭＯＳ型電界効果トランジスタを得るのである。
従って、このように構成されるＮチャネルＭＯＳを電界
効果トランジスタでは、ゲート電極４の端部近傍に、ド
レイン領域部分となる低濃度不純物拡散領域としてのＮ
−領域５の一部が、また、それ以外のドレイン領域部分
に、同Ｎ−領域５の他部を含めて高濃度不純物拡散領域
としてのＮ＋領域８がそれぞれに形成され、これらがＬ
ＤＤ構造を構成して、この装置のドレイン耐圧を向上さ
せることができる。
効果トランジスタでは、ゲート電極４の端部近傍に、ド
レイン領域部分となる低濃度不純物拡散領域としてのＮ
−領域５の一部が、また、それ以外のドレイン領域部分
に、同Ｎ−領域５の他部を含めて高濃度不純物拡散領域
としてのＮ＋領域８がそれぞれに形成され、これらがＬ
ＤＤ構造を構成して、この装置のドレイン耐圧を向上さ
せることができる。
しかしながら、前記の各工程を経て製造される従来例で
の１．ＯＤ構造を有するＮチャネルＭＯＳ型電界効果ト
ランジスタの製造方法においては、その製造工程中に２
回に亘るイオン注入を必要としており、製造操作が煩雑
になって作業性が悪く、かつ生産性に欠けるなどの問題
点があった。
の１．ＯＤ構造を有するＮチャネルＭＯＳ型電界効果ト
ランジスタの製造方法においては、その製造工程中に２
回に亘るイオン注入を必要としており、製造操作が煩雑
になって作業性が悪く、かつ生産性に欠けるなどの問題
点があった。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、イオン注入
工程を１回のみで済ませて所期通りのＬＤＤ構造を得ら
れるようにした。この種の半導体装置の製造方法、こＳ
では、 ＬＤＤ構造によるＭＯＳ型電界効果トランジス
タを提供することである。
なされたもので、その目的とするところは、イオン注入
工程を１回のみで済ませて所期通りのＬＤＤ構造を得ら
れるようにした。この種の半導体装置の製造方法、こＳ
では、 ＬＤＤ構造によるＭＯＳ型電界効果トランジス
タを提供することである。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、ゲート電極の両端部に対するサイドウオ
ールの形成時にあって、該当する導電形の不純物をドー
プさせた酸化膜をデポジットさせ、この不純物をドープ
させた酸化膜を拡散源にして、半導体基板の選択された
主面上に低濃度不純物拡ｒｌｉ、領域を形成させるよう
にしたものである。
の製造方法は、ゲート電極の両端部に対するサイドウオ
ールの形成時にあって、該当する導電形の不純物をドー
プさせた酸化膜をデポジットさせ、この不純物をドープ
させた酸化膜を拡散源にして、半導体基板の選択された
主面上に低濃度不純物拡ｒｌｉ、領域を形成させるよう
にしたものである。
すなわち、この発明は、ＭＯＳ型電界効果トランジスタ
におけるＬＤＤ構造の形成方法であって、ゲート酸化膜
、ゲート電極を形成させた第１導電形の半導体基板上に
、まず、第２導電形の不純物をドープした酸化膜をデポ
ジットさせ、この不純物をドープした酸化膜を拡散源と
して、前記ゲート電極の両端部に接近した部分を含む半
導体基板の主面上に、低濃度不純物拡散領域を比較的浅
く選択的に形成させ、その後、前記不純物をドープした
酸化＋１ｆｉを選択的に除去して、前記ゲート電極の両
端部にサイドウオールを形成させ、続いて、前記ゲート
電極の両端部から各サイドウオールの幅相当分だけ離れ
た低濃度不純物拡散領域部分に、第２導電形の不純物を
イオン注入しかつ熱処理して、高濃度不純物拡散領域を
比較的深く形成させるごとを特徴とする半導体装置の製
造方法である。
におけるＬＤＤ構造の形成方法であって、ゲート酸化膜
、ゲート電極を形成させた第１導電形の半導体基板上に
、まず、第２導電形の不純物をドープした酸化膜をデポ
ジットさせ、この不純物をドープした酸化膜を拡散源と
して、前記ゲート電極の両端部に接近した部分を含む半
導体基板の主面上に、低濃度不純物拡散領域を比較的浅
く選択的に形成させ、その後、前記不純物をドープした
酸化＋１ｆｉを選択的に除去して、前記ゲート電極の両
端部にサイドウオールを形成させ、続いて、前記ゲート
電極の両端部から各サイドウオールの幅相当分だけ離れ
た低濃度不純物拡散領域部分に、第２導電形の不純物を
イオン注入しかつ熱処理して、高濃度不純物拡散領域を
比較的深く形成させるごとを特徴とする半導体装置の製
造方法である。
従って、この発明方法においては、ゲート酸化膜、ゲー
ト電極を形成させた第１導電形の半導体基板上に、第２
導電形の不純物をドープした酸化膜をデポジットさせて
おき、これを拡散源としてゲート電極の両端部に接近し
た部分を含んで、低濃度不純物拡散領域を比較的浅く選
択的に形成させると共に、各サイドウオールの形成後、
ゲート電極の両端部から各サイドウオールの幅相当分だ
け離れた低濃度不純物拡散領域部分に、第２導電形の不
純物をイオン注入しかつ熱処理して、高濃度不純物拡散
領域を比較的深く形成させるようにしたから、 ＬＤＤ
構造の形成に必要なイオン注入操作を１回だけで済ませ
ることができ、これによって製造工程の簡略化、ならび
に生産性の向トを図り得るのである。
ト電極を形成させた第１導電形の半導体基板上に、第２
導電形の不純物をドープした酸化膜をデポジットさせて
おき、これを拡散源としてゲート電極の両端部に接近し
た部分を含んで、低濃度不純物拡散領域を比較的浅く選
択的に形成させると共に、各サイドウオールの形成後、
ゲート電極の両端部から各サイドウオールの幅相当分だ
け離れた低濃度不純物拡散領域部分に、第２導電形の不
純物をイオン注入しかつ熱処理して、高濃度不純物拡散
領域を比較的深く形成させるようにしたから、 ＬＤＤ
構造の形成に必要なイオン注入操作を１回だけで済ませ
ることができ、これによって製造工程の簡略化、ならび
に生産性の向トを図り得るのである。
以下、この発明に係る半導体装置の製造方法の一実施例
につき、第１図（ａ）ないしくｅ）を参照して詳細に説
明する。
につき、第１図（ａ）ないしくｅ）を参照して詳細に説
明する。
これらの第１図（ａ）ないしくｅ）は、この実施例を通
用したＮチャネルＭＯＳ型電界効果トランジスタにおけ
るＬＤＤ構造の形成方法の主要な製造段階を工程順に模
式的に示したそれぞれに断面図である。
用したＮチャネルＭＯＳ型電界効果トランジスタにおけ
るＬＤＤ構造の形成方法の主要な製造段階を工程順に模
式的に示したそれぞれに断面図である。
すなわち、こわらの第１図（ａ）ないしくｅ）において
も、この実施例方法は、素子間分離のための厚いフィー
ルド酸化膜１２によって分離された９例えば比抵抗が１
０Ωｃｒｎ程度のＰ形シリコン半導体基板ＩＩ上の所定
位置にあって、まず、薄いゲート酸化膜Ｉ３を介してゲ
ート電極１４を選択的に形成させておき（同図（ａ））
、かつこれらの全面にＮ形の不純物、こ鳥では、例えば
リンをｌＯ胃１１程度ドープさせたリンドープト酸化膜
１５を３０００人程度０厚さにデポジットする（同図（
ｂ））。
も、この実施例方法は、素子間分離のための厚いフィー
ルド酸化膜１２によって分離された９例えば比抵抗が１
０Ωｃｒｎ程度のＰ形シリコン半導体基板ＩＩ上の所定
位置にあって、まず、薄いゲート酸化膜Ｉ３を介してゲ
ート電極１４を選択的に形成させておき（同図（ａ））
、かつこれらの全面にＮ形の不純物、こ鳥では、例えば
リンをｌＯ胃１１程度ドープさせたリンドープト酸化膜
１５を３０００人程度０厚さにデポジットする（同図（
ｂ））。
ついで、１１１記状態で、１１００℃、３０分程度の熱
処理を行なうことにより、前記半導体基板ｌの選択され
た主面上に、前記リンドープド酸化膜１５からリンを拡
散させて、ソース、ドレイン領域でのゲート電極１４の
両端部に接近した部分を含んで低濃度不純物領域、つま
りＮ−領域１６を比較的浅く形成させ（同図（Ｃ））、
その後、このリンドープド酸化膜１５を選択的にエツチ
ングして、前記ゲート電極１４の両端部に、そのＮ−領
域１６の一部を含んで、厚さ相当の３０００人程度０厚
のサイドウオール１７を形成させる（同図（ｄ））。
処理を行なうことにより、前記半導体基板ｌの選択され
た主面上に、前記リンドープド酸化膜１５からリンを拡
散させて、ソース、ドレイン領域でのゲート電極１４の
両端部に接近した部分を含んで低濃度不純物領域、つま
りＮ−領域１６を比較的浅く形成させ（同図（Ｃ））、
その後、このリンドープド酸化膜１５を選択的にエツチ
ングして、前記ゲート電極１４の両端部に、そのＮ−領
域１６の一部を含んで、厚さ相当の３０００人程度０厚
のサイドウオール１７を形成させる（同図（ｄ））。
さらに続いて、これらのフィールド酸化膜１２゜ゲート
電極１４およびサイドウオール１７をマスクに用いて、
前記半導体基板１１の選択された主面上にＮ形の不純物
、こ５では、例えば砒素を５０ＫｅＶ。
電極１４およびサイドウオール１７をマスクに用いて、
前記半導体基板１１の選択された主面上にＮ形の不純物
、こ５では、例えば砒素を５０ＫｅＶ。
１０１５／ｃｒｎ’の条件でイオン注入させることによ
り、前記ソース、ドレイン領域でのゲート電極Ｉ４の両
端部から前記サイドウオール１７の幅相当分だけ芝れた
部分の前記Ｎ−領域１６に高濃度不純物領域、つまりＮ
＋領域１８を比較的深く形成させてから、最後に、１０
００℃、６０分程度の熱処理をなして、これらの各Ｎ−
領域１６およびＮ＋領域１８を活性化させ（同図（Ｃ）
）、このようにして所期のＬＤＤ構造を有するＮチャネ
ルＭＯＳ型電界効果トランジスタを得るのである。
り、前記ソース、ドレイン領域でのゲート電極Ｉ４の両
端部から前記サイドウオール１７の幅相当分だけ芝れた
部分の前記Ｎ−領域１６に高濃度不純物領域、つまりＮ
＋領域１８を比較的深く形成させてから、最後に、１０
００℃、６０分程度の熱処理をなして、これらの各Ｎ−
領域１６およびＮ＋領域１８を活性化させ（同図（Ｃ）
）、このようにして所期のＬＤＤ構造を有するＮチャネ
ルＭＯＳ型電界効果トランジスタを得るのである。
従って、こ１でもこの実施例方法により構成されるＮチ
ャネルＭＯＳ型電界効果トランジスタにおいては、結果
的に前記従来例方法の場合と全く同様に、ゲート電極■
４の端部近傍に、トレイン領域部分となる低濃度不純物
拡散領域としてのＮ−領域１６の一部が、また、それ以
外のドレイン領域部分に、四Ｎ−領域１６の他部を含め
て高濃度不純物拡散領域としてのＮ＋領域１８がそれぞ
れに形成され、これらがＬＤＤ構造を構成して、この装
置のドレイン耐圧を向上させることができる。
ャネルＭＯＳ型電界効果トランジスタにおいては、結果
的に前記従来例方法の場合と全く同様に、ゲート電極■
４の端部近傍に、トレイン領域部分となる低濃度不純物
拡散領域としてのＮ−領域１６の一部が、また、それ以
外のドレイン領域部分に、四Ｎ−領域１６の他部を含め
て高濃度不純物拡散領域としてのＮ＋領域１８がそれぞ
れに形成され、これらがＬＤＤ構造を構成して、この装
置のドレイン耐圧を向上させることができる。
そして、この場合には、最初の低濃度不純物拡散領域、
つまりＮ−領域１６をリンドープド酸化膜１５からの拡
散によって形成させ、また、次の高濃度不純物拡散領域
、つまりＮ＋領域１６を砒素のイオン注入によって形成
させているために、イオン注入が１回だけの操作で済み
、これによって製造工程の簡略化、ならびに生産性の向
上を図り得るのである。
つまりＮ−領域１６をリンドープド酸化膜１５からの拡
散によって形成させ、また、次の高濃度不純物拡散領域
、つまりＮ＋領域１６を砒素のイオン注入によって形成
させているために、イオン注入が１回だけの操作で済み
、これによって製造工程の簡略化、ならびに生産性の向
上を図り得るのである。
なお、前記実施例方法においては、低濃度不純物拡散領
域の拡散源となり、かつゲート電極の両端部でのサイド
ウオールとなる不純物をドープさせた酸化膜として、リ
ンドープド酸化膜を用いる場合について述べたが、これ
を砒素などの不純物をドープさせた酸化膜に代えてもよ
く、また、半導体基板と各不純物拡散領域との導電形を
反対にしても、同様な作用、効果が得られる。
域の拡散源となり、かつゲート電極の両端部でのサイド
ウオールとなる不純物をドープさせた酸化膜として、リ
ンドープド酸化膜を用いる場合について述べたが、これ
を砒素などの不純物をドープさせた酸化膜に代えてもよ
く、また、半導体基板と各不純物拡散領域との導電形を
反対にしても、同様な作用、効果が得られる。
以上詳述したように、この発明方法によれば、ＭＯＳ型
電界効果トランジスタにおけるＬＤＤ構造の形成方法に
おいて、ゲート酸化膜、ケート電極を形成させた第１導
電形の゛ト導体基板上に、第２導電形の不純物をドープ
した酸化膜をデポジットさせておき、これを拡散源とし
てケート電極の両端部に接近した部分を含み、低濃度不
純物拡散領域を比較的浅く選択的に形成させると共に、
各サイドウオールの形成後、ゲート電極の両端部から各
サイドウオールの幅相当分だけ離れた低濃度不純物拡散
領域部分に、第２導電形の不純物をイオン注入しかつ熱
処理して、高濃度不純物拡散領域を比較的深く形成させ
るようにしたので、ドレイン耐圧向上のための低濃度、
高濃度不純物拡散領域によるＬＤＤ構造を、不純物ドー
プド酸化膜からの拡散と、不純物のイオン注入、拡散と
で形成し得るもので、製造工程を煩雑化するイオン注入
操作を１回だけで済ませることができ、これによって製
造工程の簡略化、ならびに生産性の向上を図り得るので
ある。
電界効果トランジスタにおけるＬＤＤ構造の形成方法に
おいて、ゲート酸化膜、ケート電極を形成させた第１導
電形の゛ト導体基板上に、第２導電形の不純物をドープ
した酸化膜をデポジットさせておき、これを拡散源とし
てケート電極の両端部に接近した部分を含み、低濃度不
純物拡散領域を比較的浅く選択的に形成させると共に、
各サイドウオールの形成後、ゲート電極の両端部から各
サイドウオールの幅相当分だけ離れた低濃度不純物拡散
領域部分に、第２導電形の不純物をイオン注入しかつ熱
処理して、高濃度不純物拡散領域を比較的深く形成させ
るようにしたので、ドレイン耐圧向上のための低濃度、
高濃度不純物拡散領域によるＬＤＤ構造を、不純物ドー
プド酸化膜からの拡散と、不純物のイオン注入、拡散と
で形成し得るもので、製造工程を煩雑化するイオン注入
操作を１回だけで済ませることができ、これによって製
造工程の簡略化、ならびに生産性の向上を図り得るので
ある。
第１図（ａ）ないしくｅ）はこの発明の一実施例を適用
したＮチャネルＭＯＳ型電界効果トランジスタにおける
ＬＤＤ構造の形成方法の主要な製造段階を工程順に模式
的に示すそれぞれに断面図であり、また、′ｆ、２図（
ａ）ないしくｅ）は従来例による同上ＮチャネルＭＯＳ
型電界効果トランジスタにおけるＬＤＤ構造の形成方法
の主要な製造段階を工程順に模式的に示すそれぞれに断
面図である。 １１・・・・Ｐ形シリコン半導体基板、１２・・・・フ
ィールド酸化膜、１３・・・・ゲート酸化膜、Ｉ４・・
・・ゲート電極、１５・・・・リン（Ｎ形不純物）ドー
プド酸化膜、１６・・・・Ｎ−領域（低濃度不純物拡散
領域）、１７・・・・サイドウオール、１８・・・・Ｎ
“領域（高濃度不純物拡散領域）。 第１図 代理人 大 岩 増 雄５： つ リ
（Ｎ月多Ｐ曵４勿丹 −ブ１ 内釜イ（月楚６５ Ｎ
−件１？−（イｔト、；刀【］１１＋Ｒり吻７４ノλ調
口を牛ｓｒｓεン第：図 １７；ブイ Ｖ。 フォーｊし １８、Ｎ″９曾工畿 （高温［力し不救オη毛広取令頁
域）第２図
したＮチャネルＭＯＳ型電界効果トランジスタにおける
ＬＤＤ構造の形成方法の主要な製造段階を工程順に模式
的に示すそれぞれに断面図であり、また、′ｆ、２図（
ａ）ないしくｅ）は従来例による同上ＮチャネルＭＯＳ
型電界効果トランジスタにおけるＬＤＤ構造の形成方法
の主要な製造段階を工程順に模式的に示すそれぞれに断
面図である。 １１・・・・Ｐ形シリコン半導体基板、１２・・・・フ
ィールド酸化膜、１３・・・・ゲート酸化膜、Ｉ４・・
・・ゲート電極、１５・・・・リン（Ｎ形不純物）ドー
プド酸化膜、１６・・・・Ｎ−領域（低濃度不純物拡散
領域）、１７・・・・サイドウオール、１８・・・・Ｎ
“領域（高濃度不純物拡散領域）。 第１図 代理人 大 岩 増 雄５： つ リ
（Ｎ月多Ｐ曵４勿丹 −ブ１ 内釜イ（月楚６５ Ｎ
−件１？−（イｔト、；刀【］１１＋Ｒり吻７４ノλ調
口を牛ｓｒｓεン第：図 １７；ブイ Ｖ。 フォーｊし １８、Ｎ″９曾工畿 （高温［力し不救オη毛広取令頁
域）第２図
Claims (1)
- ＭＯＳ型電界効果トランジスタにおけるＬＤＤ構造の形
成方法であつて、ゲート酸化膜、ゲート電極を形成させ
た第１導電形の半導体基板上に、まず、第２導電形の不
純物をドープした酸化膜をデポジットさせ、この不純物
をドープした酸化膜を拡散源として、前記ゲート電極の
両端部に接近した部分を含む半導体基板の主面上に、低
濃度不純物拡散領域を比較的浅く選択的に形成させ、そ
の後、前記不純物をドープした酸化膜を選択的に除去し
て、前記ゲート電極の両端部にサイドウォールを形成さ
せ、続いて、前記ゲート電極の両端部から各サイドウォ
ールの幅相当分だけ離れた低濃度不純物拡散領域部分に
、第２導電形の不純物をイオン注入しかつ熱処理して、
高濃度不純物拡散領域を比較的深く形成させることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14224788A JPH021939A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14224788A JPH021939A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021939A true JPH021939A (ja) | 1990-01-08 |
Family
ID=15310869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14224788A Pending JPH021939A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130998A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
| US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
| US9944427B2 (en) | 2004-11-01 | 2018-04-17 | Rapid Action Packaging Limited | Packs for holding food items |
-
1988
- 1988-06-09 JP JP14224788A patent/JPH021939A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130998A (ja) * | 1993-11-01 | 1995-05-19 | Nec Corp | 半導体装置の製造方法 |
| US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
| US9944427B2 (en) | 2004-11-01 | 2018-04-17 | Rapid Action Packaging Limited | Packs for holding food items |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5278441A (en) | Method for fabricating a semiconductor transistor and structure thereof | |
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| KR19980039124A (ko) | 반도체 소자의 제조방법 | |
| JPH10335480A (ja) | 半導体装置およびその製造方法 | |
| JP2000260987A (ja) | 半導体装置とその製造方法 | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH021939A (ja) | 半導体装置の製造方法 | |
| US4197630A (en) | Method of fabricating MNOS transistors having implanted channels | |
| JPH09306862A (ja) | 半導体装置の製造方法 | |
| JPH0621445A (ja) | 半導体装置およびその製造方法 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2000068499A (ja) | 半導体装置とその製造方法 | |
| US4196507A (en) | Method of fabricating MNOS transistors having implanted channels | |
| JPH07297397A (ja) | 半導体装置の製造方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPH0423329A (ja) | 半導体装置の製造方法 | |
| JPS6344767A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH08288504A (ja) | 半導体装置の製造方法 | |
| JPH1027855A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH06216379A (ja) | 半導体装置及びその製造方法 |