JPH02194445A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02194445A JPH02194445A JP1013723A JP1372389A JPH02194445A JP H02194445 A JPH02194445 A JP H02194445A JP 1013723 A JP1013723 A JP 1013723A JP 1372389 A JP1372389 A JP 1372389A JP H02194445 A JPH02194445 A JP H02194445A
- Authority
- JP
- Japan
- Prior art keywords
- data
- noise
- signal line
- cpu
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
この発明は電子計算機に入力するデータの信頼性向上を
図るデータ処理装置に関するものである。
図るデータ処理装置に関するものである。
し従来の技術］
従来のこの種の装置としては第４図に示すものがあった
。第４図は日本工業出版「計測技術」１９８８．９月臨
時増刊号第７６頁〜第８３頁に掲載された、ソフトウェ
アによるノイズ対策を実施するためのデータ処理装置の
構成の一例を示すブロック図で、図において（１）は信
号線、＜２）はインタフェース、（３）はデータ線、〈
４）はＣＰＵ、（５）は入力されたデータを記憶してお
くメモリである。
。第４図は日本工業出版「計測技術」１９８８．９月臨
時増刊号第７６頁〜第８３頁に掲載された、ソフトウェ
アによるノイズ対策を実施するためのデータ処理装置の
構成の一例を示すブロック図で、図において（１）は信
号線、＜２）はインタフェース、（３）はデータ線、〈
４）はＣＰＵ、（５）は入力されたデータを記憶してお
くメモリである。
次に動作について第５図のフローチャートを用いて説明
する。信号線＜１）を通って送られてきたデータは、イ
ンタフェース（２）を介しデータ線（３）を通じてＣＰ
Ｕ ＜４）へ送られる。ステップ１く以下、ステップ
をｒ Ｓ、 Ｊという）て゛１１回目データ入力がなさ
れた時点では、まだ正式なデータとして採用することは
せず、−時これを記憶させておく、Ｓ２で一定時間の間
、２回目のデータ入力までの周期をカウントして待つ。
する。信号線＜１）を通って送られてきたデータは、イ
ンタフェース（２）を介しデータ線（３）を通じてＣＰ
Ｕ ＜４）へ送られる。ステップ１く以下、ステップ
をｒ Ｓ、 Ｊという）て゛１１回目データ入力がなさ
れた時点では、まだ正式なデータとして採用することは
せず、−時これを記憶させておく、Ｓ２で一定時間の間
、２回目のデータ入力までの周期をカウントして待つ。
次の８３で２回目のデータ入力がなされると、Ｓ４で１
回目のデータ入力と２回目のデータ入力とを比較し、二
つのデータ入力が一致した場合には９．５へ移り、新し
いデータと１．て既存内データを更新−する。反対し一
つのデータ大月が一致；２ない場合、Ｓ６へ移りデータ
の更新は行わない。即ち第（３図に示すよ−）に、時間
的にずれた１回目と２回目のデー・り入力が、ともに論
理［１１であれば、そこに新Ｌ２いデータが人カニ５
ｊ′ｌ−：ｊ−１二とがより確実となり、データが更新
されイ）ことになるが、これと反対に時間的ｉ、： １
’れたｉ Ｉｉ’ｊ＋目と二回目・′７′）データ入力
が異なる場合、即ち第７図に示すように１回目のｆ−タ
人カ時に信す線＜１）に２．Ｐ）るしベル以上のノ・イ
ズが東り、誤つ°ζ論理「１，１とし、てデーざ・７人
力がなされたとし、でも、２回口のデータ人力時には論
理ｌ−０１が人力されろこヒになり、１回１−］のデー
タ人＋１’寺にはテ・−タでなくノイズが入力されたと
判断ζき、既存のデ・−ダの更新は行わず、入力するデ
ータの信頼性の向トをはか−・）ている。
回目のデータ入力と２回目のデータ入力とを比較し、二
つのデータ入力が一致した場合には９．５へ移り、新し
いデータと１．て既存内データを更新−する。反対し一
つのデータ大月が一致；２ない場合、Ｓ６へ移りデータ
の更新は行わない。即ち第（３図に示すよ−）に、時間
的にずれた１回目と２回目のデー・り入力が、ともに論
理［１１であれば、そこに新Ｌ２いデータが人カニ５
ｊ′ｌ−：ｊ−１二とがより確実となり、データが更新
されイ）ことになるが、これと反対に時間的ｉ、： １
’れたｉ Ｉｉ’ｊ＋目と二回目・′７′）データ入力
が異なる場合、即ち第７図に示すように１回目のｆ−タ
人カ時に信す線＜１）に２．Ｐ）るしベル以上のノ・イ
ズが東り、誤つ°ζ論理「１，１とし、てデーざ・７人
力がなされたとし、でも、２回口のデータ人力時には論
理ｌ−０１が人力されろこヒになり、１回１−］のデー
タ人＋１’寺にはテ・−タでなくノイズが入力されたと
判断ζき、既存のデ・−ダの更新は行わず、入力するデ
ータの信頼性の向トをはか−・）ている。
また１述した先行技術と同様の先行技術として、例えば
実開昭ｉ’、）０−１１８６４２号公報（、：開示され
た考案がｒｌす、同公報第４図て示す時間′１゛は、本
願第５Ｌ（のプログラマブルデイレイ８２に相当してい
る。
実開昭ｉ’、）０−１１８６４２号公報（、：開示され
た考案がｒｌす、同公報第４図て示す時間′１゛は、本
願第５Ｌ（のプログラマブルデイレイ８２に相当してい
る。
「発明パ１ｆ解決１−ようと１゛る課題Ｉ上記のよつな
従来ｅ）データ処理装置はＬ’Ｊ、 ｌｒの、鼾うに、
常に１６６回目２回［１のデータ入ｊ」を監４、す、１
゜ていて、常４′：比較することとし５ているので、゛
、７フトウエ７（ファームウェア）の負担が太き・（、
データ入力点数が増力ｌ°・３−るにし、たが−）でデ
ータ処理速度が遅くなり、そのためＣＰ １．、Ｊの処
理速度を必要以上に向上させなければならないという間
ｍ １．１尺があった、 この発明はかかる課題を解決する人：め（、こなされた
もので、ソフトウェア（ファームｆ、７ ｓ、ア）お上
びＣＰ ｔＪ ｎ負担を大きくすることなく、入力す２
）データの信頼性向Ｅを図ることができるデータ処理装
置を得ることを目的としこいる。
従来ｅ）データ処理装置はＬ’Ｊ、 ｌｒの、鼾うに、
常に１６６回目２回［１のデータ入ｊ」を監４、す、１
゜ていて、常４′：比較することとし５ているので、゛
、７フトウエ７（ファームウェア）の負担が太き・（、
データ入力点数が増力ｌ°・３−るにし、たが−）でデ
ータ処理速度が遅くなり、そのためＣＰ １．、Ｊの処
理速度を必要以上に向上させなければならないという間
ｍ １．１尺があった、 この発明はかかる課題を解決する人：め（、こなされた
もので、ソフトウェア（ファームｆ、７ ｓ、ア）お上
びＣＰ ｔＪ ｎ負担を大きくすることなく、入力す２
）データの信頼性向Ｅを図ることができるデータ処理装
置を得ることを目的としこいる。
［課題を解決するための手Ｉｌｌ
この発明にかかるデータ処理装置は、ノイズ検出機構を
備え、このノイズ検出機構からの検出信号がＣＰＵに送
られてきた場合にのみデータν）−度読みを行うことと
Ｌ２な。
備え、このノイズ検出機構からの検出信号がＣＰＵに送
られてきた場合にのみデータν）−度読みを行うことと
Ｌ２な。
Ｌ作用］
この発明においては、ノイズ検出機構からの検出信号が
送られてきた場合にのみデータの二度読みを行うことと
したので、ノイズによるデータの信頼性が損なわれる可
能性がある場合にのみデータの二度読みが実行されるこ
とになる。
送られてきた場合にのみデータの二度読みを行うことと
したので、ノイズによるデータの信頼性が損なわれる可
能性がある場合にのみデータの二度読みが実行されるこ
とになる。
し実施例］
以下、この発明の実施例を図面について説明する。第１
図はこの発明によるノイズ対策を実施するためのデー・
夕処理ｇｔの構成の一実施例？示すブロック図で、図に
おいて（１）は信号線、（２）はインタフェース、（３
）はデータ線、（４）はＣＰＵ、（５）は人力されたデ
ータを記憶しておくメモリ、（Ｃ））はノイズ検出機構
、（７）は検出信号線である。
図はこの発明によるノイズ対策を実施するためのデー・
夕処理ｇｔの構成の一実施例？示すブロック図で、図に
おいて（１）は信号線、（２）はインタフェース、（３
）はデータ線、（４）はＣＰＵ、（５）は人力されたデ
ータを記憶しておくメモリ、（Ｃ））はノイズ検出機構
、（７）は検出信号線である。
また第２図はノイズ検出機構（６）の−構成例を示す。
次に動作について第３図のフローチャートを用いて説明
する。この装置においてｃ ｐ ｔ、＋ （４）は通常
第３図（Ａ）に示すメインルーチンのプログラムを実行
しており、信号線（１）を通って送られてきたデータは
、インタフェース＜２）を介しデータ線（３）を通じて
ｃ ｐ Ｕ （４）へ送らノ′し、（： ）） ！、、
＋ （・１）では送られてきたデータをそのまま更新し
５ている、ここで信号線＜１）に、あるレベル以上のノ
イズが乗った場合、このノイズがノイズ検出機構（６）
で検出され、検出信号線（７）によりノイズ検出信号が
ＣＰ （Ｊ （４）に送られる。ＣＰｔＪ（４）ではノ
イズ検出信号を受仏すると、実行していたプログラムを
メインルーチン（ｉ’Ｘ ）から第３図（Ｂ ） ｔニ
ー示す割り込みルーチンへと切り換える。即ち、Ｓｌに
おいて送られてきたノ・イス検出信号カシ１回目（′）
データ入力の萌後何れであるかを判断ｌ１１、割り込み
ル・−チン（Ｂ）でのデータ入力回数を１回に・［るか
２回にするかを定め、１回目のデータ人力前であればＳ
２へ移り１回目のデータ入力を待ち、１回目のデータ入
力後であればＳ３で一定時間の間、２回目のデータ入力
までの周期をカウントして待−つ１次の８４で２回目の
データ入力がなされると、Ｓ５で１回目のデータ入力と
２回目のデータ入力とを比較し、二つのデー・少入力が
一致；７た場合にはＳ６へ移り、新しいデータとして既
存の１；’ −−９を更新４″る３反対に二つのデータ
、入力が−・致Ｉ、ない場；・）にはＳ７へ移り、デー
タの更新は行わず、Ｓ８で割り込みル・−チン（Ｂ ）
プログラムの゛−タヤ了を終７ Ｌ、メイン・ル・−チ
ン（Ａ）プロゲラへの実行ひ再開させ２通常の処理にＩ
ｘ帰する８１〕λ上のよらにして、逼常のデータ処理に
おいてはｊ回目（・′）−、ｌ−′−夕（力ζ、二より
人力したデータをそのｉｔｙ新することとし°ｒ、ソフ
トウェア（ファームウェア）文びｃ Ｐ ’ｑ、ｌめ負
担を軽減し、信号線にＩイズか東−）なと思われる、−
１Ｉコータの信頼性が損なわれるｌ′、つな場合には、
データの二度読みを実堵ゴ［７て、ζ勺する゛ビル・−
夕の信頼性の向上を図る二どとしでいる。
する。この装置においてｃ ｐ ｔ、＋ （４）は通常
第３図（Ａ）に示すメインルーチンのプログラムを実行
しており、信号線（１）を通って送られてきたデータは
、インタフェース＜２）を介しデータ線（３）を通じて
ｃ ｐ Ｕ （４）へ送らノ′し、（： ）） ！、、
＋ （・１）では送られてきたデータをそのまま更新し
５ている、ここで信号線＜１）に、あるレベル以上のノ
イズが乗った場合、このノイズがノイズ検出機構（６）
で検出され、検出信号線（７）によりノイズ検出信号が
ＣＰ （Ｊ （４）に送られる。ＣＰｔＪ（４）ではノ
イズ検出信号を受仏すると、実行していたプログラムを
メインルーチン（ｉ’Ｘ ）から第３図（Ｂ ） ｔニ
ー示す割り込みルーチンへと切り換える。即ち、Ｓｌに
おいて送られてきたノ・イス検出信号カシ１回目（′）
データ入力の萌後何れであるかを判断ｌ１１、割り込み
ル・−チン（Ｂ）でのデータ入力回数を１回に・［るか
２回にするかを定め、１回目のデータ人力前であればＳ
２へ移り１回目のデータ入力を待ち、１回目のデータ入
力後であればＳ３で一定時間の間、２回目のデータ入力
までの周期をカウントして待−つ１次の８４で２回目の
データ入力がなされると、Ｓ５で１回目のデータ入力と
２回目のデータ入力とを比較し、二つのデー・少入力が
一致；７た場合にはＳ６へ移り、新しいデータとして既
存の１；’ −−９を更新４″る３反対に二つのデータ
、入力が−・致Ｉ、ない場；・）にはＳ７へ移り、デー
タの更新は行わず、Ｓ８で割り込みル・−チン（Ｂ ）
プログラムの゛−タヤ了を終７ Ｌ、メイン・ル・−チ
ン（Ａ）プロゲラへの実行ひ再開させ２通常の処理にＩ
ｘ帰する８１〕λ上のよらにして、逼常のデータ処理に
おいてはｊ回目（・′）−、ｌ−′−夕（力ζ、二より
人力したデータをそのｉｔｙ新することとし°ｒ、ソフ
トウェア（ファームウェア）文びｃ Ｐ ’ｑ、ｌめ負
担を軽減し、信号線にＩイズか東−）なと思われる、−
１Ｉコータの信頼性が損なわれるｌ′、つな場合には、
データの二度読みを実堵ゴ［７て、ζ勺する゛ビル・−
夕の信頼性の向上を図る二どとしでいる。
［発明の効果］
この発明は以」−説明したように、シ′イズ検出機横か
ら、の構出信号が送られてきた場合に力みデータの二度
読みを行うこととしたので、ンフトつ工２″〈フン・−
ムラエア）およびＣＰＬＩの負担を大きくすることなく
入力するデータの信頼性の向上を図ることができ、デー
タ入力点数が増加し２ても、Ｃ，Ｐ ｕＪの性能をさほ
ど向上させることなく、信頼性の高いデータ処理が行え
るという効果がある。
ら、の構出信号が送られてきた場合に力みデータの二度
読みを行うこととしたので、ンフトつ工２″〈フン・−
ムラエア）およびＣＰＬＩの負担を大きくすることなく
入力するデータの信頼性の向上を図ることができ、デー
タ入力点数が増加し２ても、Ｃ，Ｐ ｕＪの性能をさほ
ど向上させることなく、信頼性の高いデータ処理が行え
るという効果がある。
第１図〜第３図はそれぞれこの発明の一実施例を説明ζ
〜るための図、第４図〜第７図はそれぞれ従来の装置を
説明するための図。 （１）は信号線、（２）はインタフェース、（３）はデ
ータ線、（４）はｃｐｕ、（５）はメモリ、（６）はノ
イズ検出機構、（７）は検出信号線。
〜るための図、第４図〜第７図はそれぞれ従来の装置を
説明するための図。 （１）は信号線、（２）はインタフェース、（３）はデ
ータ線、（４）はｃｐｕ、（５）はメモリ、（６）はノ
イズ検出機構、（７）は検出信号線。
Claims (1)
- 【特許請求の範囲】 信号線から所定周期で送られてくるデータ入力を、ＣＰ
Ｕのプログラム制御により二度読みし、二つのデータ入
力が一致することで入力するデータの信頼性を判断する
データ処理装置において、上記信号線に乗ったノイズを
検出するノイズ検出機構を備え、 このノイズ検出機構でノイズが検出された場合のみ上記
ＣＰＵのプログラム制御により二度読みを行い、ノイズ
が検出されない場合には一度読みしたデータをそのまま
入力して次のデータの読み込みを行うことを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013723A JPH02194445A (ja) | 1989-01-23 | 1989-01-23 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1013723A JPH02194445A (ja) | 1989-01-23 | 1989-01-23 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02194445A true JPH02194445A (ja) | 1990-08-01 |
Family
ID=11841166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1013723A Pending JPH02194445A (ja) | 1989-01-23 | 1989-01-23 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02194445A (ja) |
-
1989
- 1989-01-23 JP JP1013723A patent/JPH02194445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454255B2 (ja) | ||
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US11822973B2 (en) | Operation fencing system | |
| JPH02194445A (ja) | データ処理装置 | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPS5998256A (ja) | 割込制御装置 | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JPH04267438A (ja) | 二重例外検出装置 | |
| CN121704967A (zh) | 一种中断处理方法及其装置 | |
| JP2615921B2 (ja) | オペレーティングシステムにおける入出力制御方法 | |
| JPH07182279A (ja) | バス調停回路 | |
| JPH03119429A (ja) | データ処理装置の割込制御方式 | |
| JPS5920052A (ja) | マイクロコンピユ−タシステムの割込み制御回路 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH03263128A (ja) | マイクロプロセッサ | |
| JPH02150942A (ja) | バス異常検出回路 | |
| JPH02186463A (ja) | 割込み要求発生方法および装置 | |
| WO1990013071A1 (fr) | Unite de commande programmable | |
| JPH02297629A (ja) | マイクロコンピュータ | |
| JPH047641A (ja) | 割込制御装置 | |
| JPS58154053A (ja) | プログラム暴走検出装置 | |
| JPS60147845A (ja) | 巡環パイプライン型デ−タフロ−計算機の負荷制御方式 | |
| JPH0424862A (ja) | 処理装置間の障害検出方式 | |
| JPS6260049A (ja) | 外部割込入力制御装置 |