JPH02195464A - 多重ｄｍａ転送装置 - Google Patents
多重ｄｍａ転送装置Info
- Publication number
- JPH02195464A JPH02195464A JP1457989A JP1457989A JPH02195464A JP H02195464 A JPH02195464 A JP H02195464A JP 1457989 A JP1457989 A JP 1457989A JP 1457989 A JP1457989 A JP 1457989A JP H02195464 A JPH02195464 A JP H02195464A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- counter
- dma transfer
- dma
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多重ＤＭＡ転送装置に係り、とくにマイクロ
プロセッサ−に制御されて所定のデータを他装置にＤＭ
Ａ転送する多重ＤＭＡ転送装置に関する。
プロセッサ−に制御されて所定のデータを他装置にＤＭ
Ａ転送する多重ＤＭＡ転送装置に関する。
第３図に従来例を示す、この第３図の従来例は、転送デ
ータを有するローカルメモリ１１０と、このローカルメ
モリ１１０と他装置１３０との間で転送データを保持す
るＦＩＦＯバッファ回路１２０と、ローカルメモリ１１
０のアドレスを指定するアドレスカウンタ７０と、転送
データのバイト数をカウントするレングスカウンタ８０
と、転送対象の他装置１３０や転送方向を指定するモー
ドレジスタ９０と、アドレスカウンタ７０やレングスカ
ウンタ８０やモードレジスタ９０の初期設定を行うとと
もにＤＭＡ転送の起動・終了を管理するマイクロプロセ
ッサ−６０と、マイクロプロセッサ−６０からＤＭＡ転
送の起動をかけるためのフリップフロップ１００とを備
えている。
ータを有するローカルメモリ１１０と、このローカルメ
モリ１１０と他装置１３０との間で転送データを保持す
るＦＩＦＯバッファ回路１２０と、ローカルメモリ１１
０のアドレスを指定するアドレスカウンタ７０と、転送
データのバイト数をカウントするレングスカウンタ８０
と、転送対象の他装置１３０や転送方向を指定するモー
ドレジスタ９０と、アドレスカウンタ７０やレングスカ
ウンタ８０やモードレジスタ９０の初期設定を行うとと
もにＤＭＡ転送の起動・終了を管理するマイクロプロセ
ッサ−６０と、マイクロプロセッサ−６０からＤＭＡ転
送の起動をかけるためのフリップフロップ１００とを備
えている。
そして、この従来例においては、先ず、マイクロプロセ
ッサ−６０から、アドレスカウンタ７０にローカルメモ
リ１１０に対するスタートアドレスが、またレングスカ
ウンタ８０に転送するワードカウント数が、さらにはモ
ードレジスタ９０に転送対象となる他装置の番号やリー
ドかライトかといった転送方向が、それぞれ初期設定さ
れる。
ッサ−６０から、アドレスカウンタ７０にローカルメモ
リ１１０に対するスタートアドレスが、またレングスカ
ウンタ８０に転送するワードカウント数が、さらにはモ
ードレジスタ９０に転送対象となる他装置の番号やリー
ドかライトかといった転送方向が、それぞれ初期設定さ
れる。
マイクロプロセッサ−６０からフリップフロップ１００
にＤＭＡ転送の起動がかかると、アドレスカウンタ７０
に初期設定されたローカルメモリ１１０のアドレスから
ＦＩＦＯバッファ回路１２０を介して他装置１３０との
間でデータ転送が始まる。
にＤＭＡ転送の起動がかかると、アドレスカウンタ７０
に初期設定されたローカルメモリ１１０のアドレスから
ＦＩＦＯバッファ回路１２０を介して他装置１３０との
間でデータ転送が始まる。
データ転送につれて、アドレスカウンタ７０はカウント
アツプ、レングスカウンタ８０はカウントダウンする。
アツプ、レングスカウンタ８０はカウントダウンする。
レングスカウンタ８０に初期設定されたワードカウント
数だけデータ転送されると、レングスカウンタ８０から
ボロー信号がマイクロプロセッサ−６０に出力されＤＭ
Ａ転送は終了する。
数だけデータ転送されると、レングスカウンタ８０から
ボロー信号がマイクロプロセッサ−６０に出力されＤＭ
Ａ転送は終了する。
しかしながら、上記従来例においては、ローカルメモリ
の異なるエリアとのアクセスや、異なる他装置とのアク
セスや、転送方向が異なるアクセス等を含んだＤＭＡ転
送を連続して行いたい場合には、アドレスカウンタ、レ
ングスカウンタ及びモードレジスタの初期設定をその都
度やり直して再起動をしなければならず、そのための処
理に多くの時間を要するという不都合があった。
の異なるエリアとのアクセスや、異なる他装置とのアク
セスや、転送方向が異なるアクセス等を含んだＤＭＡ転
送を連続して行いたい場合には、アドレスカウンタ、レ
ングスカウンタ及びモードレジスタの初期設定をその都
度やり直して再起動をしなければならず、そのための処
理に多くの時間を要するという不都合があった。
本発明の目的は、かかる従来例の有する不都合を改善し
、とくに転送形態が異なるＤＭＡ転送を連続して動作さ
せる場合に、次の転送のための初期設定をその都度行う
必要がない多重ＤＭＡ転送装置を提供することにある。
、とくに転送形態が異なるＤＭＡ転送を連続して動作さ
せる場合に、次の転送のための初期設定をその都度行う
必要がない多重ＤＭＡ転送装置を提供することにある。
本発明では、転送データを有するローカルメモリと、こ
のローカルメモリと他装置との間で転送データを保持す
るＦＩＦＯバッファ回路と、ローカルメモリのアドレス
を指定するアドレスカウンタと、転送データのバイト数
をカウントするレングスカウンタと、転送対象の他装置
や転送方向を指定するモードレジスタと、アドレスカウ
ンタやレングスカウンタやモードレジスタの初期設定を
行いＤＭＡ転送の起動・終了を管理するマイクロプロセ
ッサ−と、マイクロプロセッサ−からＤＭＡ転送の起動
をかけるためのフリップフロップを有している。そして
、連続して行うＤＭＡ転送の設定条件を予約するためア
ドレスカウンタとレングスカウンタとモードレジスタの
前段にそれぞれ配置されたレジスタファイルと、レジス
タファイルの中からファイルを選択するためのセレクタ
と、形態の異なるＤＭＡ転送を連続実行する回数を保持
・カウントし実行終了をマイクロプロセッサ−に知らせ
るための転送カウンタ回路とを備えているという構成を
採っている。これによって前述した目的を達成しようと
するものである。
のローカルメモリと他装置との間で転送データを保持す
るＦＩＦＯバッファ回路と、ローカルメモリのアドレス
を指定するアドレスカウンタと、転送データのバイト数
をカウントするレングスカウンタと、転送対象の他装置
や転送方向を指定するモードレジスタと、アドレスカウ
ンタやレングスカウンタやモードレジスタの初期設定を
行いＤＭＡ転送の起動・終了を管理するマイクロプロセ
ッサ−と、マイクロプロセッサ−からＤＭＡ転送の起動
をかけるためのフリップフロップを有している。そして
、連続して行うＤＭＡ転送の設定条件を予約するためア
ドレスカウンタとレングスカウンタとモードレジスタの
前段にそれぞれ配置されたレジスタファイルと、レジス
タファイルの中からファイルを選択するためのセレクタ
と、形態の異なるＤＭＡ転送を連続実行する回数を保持
・カウントし実行終了をマイクロプロセッサ−に知らせ
るための転送カウンタ回路とを備えているという構成を
採っている。これによって前述した目的を達成しようと
するものである。
マイクロプロセッサ−からＤＭＡ転送の起動がかかると
、レジスタファイルに記憶されているＤＭＡ転送の設定
条件が、アドレスカウンタとレングスカウンタとモード
レジスタに送られ、その条件でＤＭＡ転送が実行される
。ＤＭＡ転送が終了すると、セレクタで選択された別の
設定条件がレジスタファイルから再度に、アドレスカウ
ンタとレングスカウンタとモードレジスタに送られ、そ
の条件でＤＭＡ転送が実行される。この動作は、転送カ
ウンタ回路から終了信号がマイクロプロセッサーに出力
されるまで繰り返される。
、レジスタファイルに記憶されているＤＭＡ転送の設定
条件が、アドレスカウンタとレングスカウンタとモード
レジスタに送られ、その条件でＤＭＡ転送が実行される
。ＤＭＡ転送が終了すると、セレクタで選択された別の
設定条件がレジスタファイルから再度に、アドレスカウ
ンタとレングスカウンタとモードレジスタに送られ、そ
の条件でＤＭＡ転送が実行される。この動作は、転送カ
ウンタ回路から終了信号がマイクロプロセッサーに出力
されるまで繰り返される。
以下、本発明の一実施例を第１図ないし第２図に基づい
て説明する。ここで前述した従来例と同一の構成部材に
ついては同一の符号を用いることとする。
て説明する。ここで前述した従来例と同一の構成部材に
ついては同一の符号を用いることとする。
第１図の実施例では、転送データを有するローカルメモ
リ１１０と他装置１３０との間で転送データを保持する
ＦＩＦＯバッファ回路１２０と、ローカルメモリ１１０
のアドレスを指定するアドレスカウンタ７０と、転送デ
ータのバイト数をカウントするレングスカウンタ８０と
、転送対象の他装置１３０や転送方向を指定するモード
レジスタ９０と、アドレスカウンタ７０やレングスカウ
ンタ８０やモードレジスタ９０の初期設定を行ってＤＭ
Ａ転送の起動をかけるためのフリップフロップ１００を
有している。
リ１１０と他装置１３０との間で転送データを保持する
ＦＩＦＯバッファ回路１２０と、ローカルメモリ１１０
のアドレスを指定するアドレスカウンタ７０と、転送デ
ータのバイト数をカウントするレングスカウンタ８０と
、転送対象の他装置１３０や転送方向を指定するモード
レジスタ９０と、アドレスカウンタ７０やレングスカウ
ンタ８０やモードレジスタ９０の初期設定を行ってＤＭ
Ａ転送の起動をかけるためのフリップフロップ１００を
有している。
さらに、連続して行うＤＭＡ転送の設定条件を予約する
ためアドレスカウンタ７０とレングスカウンタ８０とモ
ードレジスタ９０の前段にそれぞれ配置されたアドレス
レジスタファイル１．レングスレジスタファイル２及び
モードレジスタファイル３と、レジスタファイルの中か
らファイルを選択するためのセレクタ４と、形態の異な
るＤＭＡ転送を連続実行する回数を保持・カウントし実
行終了をマイクロプロセッサ−６０に知らせるための転
送カウンタ回路５とを具備している。
ためアドレスカウンタ７０とレングスカウンタ８０とモ
ードレジスタ９０の前段にそれぞれ配置されたアドレス
レジスタファイル１．レングスレジスタファイル２及び
モードレジスタファイル３と、レジスタファイルの中か
らファイルを選択するためのセレクタ４と、形態の異な
るＤＭＡ転送を連続実行する回数を保持・カウントし実
行終了をマイクロプロセッサ−６０に知らせるための転
送カウンタ回路５とを具備している。
ここで、転送カウンタ回路５は、形態の異なるＤＭＡ転
送を連続実行する回数を保持・カウントするための転送
カウンタ５１と、転送カウンタ５１からのボロー信号を
受けるとマイクロプロセッサ−６０にＤＭＡ転送終了の
信号を出力するフリップフロップ５２とを備えた構成と
なっている。
送を連続実行する回数を保持・カウントするための転送
カウンタ５１と、転送カウンタ５１からのボロー信号を
受けるとマイクロプロセッサ−６０にＤＭＡ転送終了の
信号を出力するフリップフロップ５２とを備えた構成と
なっている。
次に、本実施例の動作を第２図に基づいて説明する。
先ず、マイクロプロセッサ−６０の制御により、ローカ
ルメモリ１１０をアクセスするエリアのスタートアドレ
スがアドレスレジスタファイル１に、ローカルメモリ１
１０をアクセスするときのエリア領域値すなわちワード
カウント数がレングスレジスタファイル２に、転送の対
象となる他装置の番号やリードかライトかの条件がモー
ドレジスタファイル３に、それぞれセットされる（第２
図（ａ）（ｂ）（ｃ））。
ルメモリ１１０をアクセスするエリアのスタートアドレ
スがアドレスレジスタファイル１に、ローカルメモリ１
１０をアクセスするときのエリア領域値すなわちワード
カウント数がレングスレジスタファイル２に、転送の対
象となる他装置の番号やリードかライトかの条件がモー
ドレジスタファイル３に、それぞれセットされる（第２
図（ａ）（ｂ）（ｃ））。
また、転送形態が異なるＤＭＡ転送を数パターン連続し
て実施する必要がある場合には、第２図の（ａ）（ｂ）
（ｃ）（ｎ）の動作を繰り返すとともに、各パターンの
条件をアドレスレジスタファイル１．レンゲレジスタフ
ァイル２及びモードレジスタファイル３０にそれぞれ記
憶させる。そして、転送カウンタ５１にパターン数がセ
ットされる。
て実施する必要がある場合には、第２図の（ａ）（ｂ）
（ｃ）（ｎ）の動作を繰り返すとともに、各パターンの
条件をアドレスレジスタファイル１．レンゲレジスタフ
ァイル２及びモードレジスタファイル３０にそれぞれ記
憶させる。そして、転送カウンタ５１にパターン数がセ
ットされる。
マイクロプロセッサ−６０から、ＤＭＡ転送起動のため
にフリップフロップ１００がセットされると、マイクロ
プロセッサ−６０の制御が介在しないハードウェアによ
るデータ転送がスタートする（第２図の（ｅ））。
にフリップフロップ１００がセットされると、マイクロ
プロセッサ−６０の制御が介在しないハードウェアによ
るデータ転送がスタートする（第２図の（ｅ））。
アドレスレジスタファイル１の内容がアドレスカウンタ
７０に、レングスレジスタファイル２の内容がレングス
カウンタ８０に、モードレジスタファイル３の内容がモ
ードレジスタ９０に、それぞれ送出される（第２図の（
ｆ））。
７０に、レングスレジスタファイル２の内容がレングス
カウンタ８０に、モードレジスタファイル３の内容がモ
ードレジスタ９０に、それぞれ送出される（第２図の（
ｆ））。
これらの送出された内容に従って、ＦＩＦＯバッファ回
路１２０を介し、ローカルメモリ１１０と他装置１３０
との間で１バイト分のデータが送受される（第２図の（
ｇ））。
路１２０を介し、ローカルメモリ１１０と他装置１３０
との間で１バイト分のデータが送受される（第２図の（
ｇ））。
そして、アドレスカウンタ７０はカウントアツプ、レン
グスカウンタ８０はカウントダウンされる（第２図の（
ｈ））。この場合、レングスカウンタ８０からボロー信
号が出力されるまで第２図における（ｇ）〜（ｉ）が繰
り返される。
グスカウンタ８０はカウントダウンされる（第２図の（
ｈ））。この場合、レングスカウンタ８０からボロー信
号が出力されるまで第２図における（ｇ）〜（ｉ）が繰
り返される。
レングスカウンタ８０からボロー信号が出力されると、
セレクタ４０が切り換えられ、転送カウンタ５１がカウ
ントダウンされる（第２図の（ｊ））、そして、転送カ
ウンタ５１からボロー信号が出力されるまで第２図にお
ける（ｆ）〜（ｋ）が繰り返される。
セレクタ４０が切り換えられ、転送カウンタ５１がカウ
ントダウンされる（第２図の（ｊ））、そして、転送カ
ウンタ５１からボロー信号が出力されるまで第２図にお
ける（ｆ）〜（ｋ）が繰り返される。
転送カウンタ５１からボロー信号が出力されると、フリ
ップフロップ１００がセットされＤＭＡ転送は終了する
。そして、フリップフロップ１００のセット信号がマイ
クロプロセッサ−６０に出力され、つぎの処理へ移る。
ップフロップ１００がセットされＤＭＡ転送は終了する
。そして、フリップフロップ１００のセット信号がマイ
クロプロセッサ−６０に出力され、つぎの処理へ移る。
以上のように、本発明によると、数種のＤＭＡ転送パタ
ーン条件を記憶させておくためのアドレスレジスタファ
イル、レングスレジスタファイル及びモードレジスタフ
ァイルと、各転送パターンを選択するためのセレクタと
を備えたことから、転送形態が異なるＤＭＡ転送でも連
続して実行することが可能となり、転送速度が飛躍的に
速くなるという従来にない優れた多重ＤＭＡ転送方弐を
提供することができる。
ーン条件を記憶させておくためのアドレスレジスタファ
イル、レングスレジスタファイル及びモードレジスタフ
ァイルと、各転送パターンを選択するためのセレクタと
を備えたことから、転送形態が異なるＤＭＡ転送でも連
続して実行することが可能となり、転送速度が飛躍的に
速くなるという従来にない優れた多重ＤＭＡ転送方弐を
提供することができる。
レジスタファイル、３・・・モードレジスタファイル、
４・・・セレクタ、５・・・転送カウンタ回路、６０・
・・マイクロプロセッサ−１７０・・・アドレスカウン
タ、８０・・・モードレジスタ、９０・・・モードレジ
スタ、１００・・・フリップフロップ、１１０・・・ロ
ーカルメモＩＪ、１２０・・・ＦＩＦＯバッファ回路、
１３０・・・他装置。
４・・・セレクタ、５・・・転送カウンタ回路、６０・
・・マイクロプロセッサ−１７０・・・アドレスカウン
タ、８０・・・モードレジスタ、９０・・・モードレジ
スタ、１００・・・フリップフロップ、１１０・・・ロ
ーカルメモＩＪ、１２０・・・ＦＩＦＯバッファ回路、
１３０・・・他装置。
Claims (1)
- （１）、転送データを有するローカルメモリと、このロ
ーカルメモリと他装置との間で転送データを保持するＦ
ＩＦＯバッファ回路と、前記ローカルメモリのアドレス
を指定するアドレスカウンタと、転送データのバイト数
をカウントするレングスカウンタと、転送対象の他装置
や転送方向を指定するモードレジスタと、アドレスカウ
ンタやレングスカウンタやモードレジスタの初期設定を
行いＤＭＡ転送の起動・終了を管理するマイクロプロセ
ッサーと、このマイクロプロセッサーからＤＭＡ転送の
起動をかけるためのフリップフロップとを有する多重Ｄ
ＭＡ転送装置において、 前記アドレスカウンタとレングスカウンタとモードレジ
スタの前段に、連続して行うＤＭＡ転送の設定条件を予
約するためのレジスタファイルをそれぞれ配置し、この
レジスタファイルに、当該レジスタファイルの中からフ
ァイルを選択するためのセレクタと、形態の異なるＤＭ
Ａ転送を連続実行する回数を保持するとともにカウント
し実行終了をマイクロプロセッサーに知らせるための転
送カウンタ回路とを併設したことを特徴とする多重ＤＭ
Ａ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1457989A JPH02195464A (ja) | 1989-01-24 | 1989-01-24 | 多重ｄｍａ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1457989A JPH02195464A (ja) | 1989-01-24 | 1989-01-24 | 多重ｄｍａ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02195464A true JPH02195464A (ja) | 1990-08-02 |
Family
ID=11865073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1457989A Pending JPH02195464A (ja) | 1989-01-24 | 1989-01-24 | 多重ｄｍａ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02195464A (ja) |
-
1989
- 1989-01-24 JP JP1457989A patent/JPH02195464A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5251303A (en) | System for DMA block data transfer based on linked control blocks | |
| US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
| US6742053B1 (en) | Two-dimensional execution queue for host adapters | |
| KR880001167B1 (ko) | 외부 기억 장치 제어용 회로 | |
| WO2008065045A2 (en) | Dmac to handle transfers of unknown lengths data | |
| US4914575A (en) | System for transferring data between an interleaved main memory and an I/O device at high speed | |
| US5881250A (en) | Host adapter system including an integrated PCI buffer controller and XOR function circuit | |
| US5991861A (en) | Method of enabling and disabling a data function in an integrated circuit | |
| US5867732A (en) | Hardware method for verifying that an area of memory has only zero values | |
| JPH0221619B2 (ja) | ||
| JPH06103225A (ja) | チェーン式ｄｍａ方式及びそのためのｄｍａコントローラ | |
| US5974530A (en) | Integrated PCI buffer controller and XOR function circuit | |
| US5774745A (en) | Method and apparatus for writing and reading entries in an event status queue of a host memory | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JP2594611B2 (ja) | Ｄｍａ転送制御装置 | |
| JPH0581165A (ja) | データ転送回路 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH02236741A (ja) | 論理シミュレータ | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JPS6155137B2 (ja) | ||
| JPH04239954A (ja) | 入出力制御装置 |