JPS6155137B2 - - Google Patents
Info
- Publication number
- JPS6155137B2 JPS6155137B2 JP4176479A JP4176479A JPS6155137B2 JP S6155137 B2 JPS6155137 B2 JP S6155137B2 JP 4176479 A JP4176479 A JP 4176479A JP 4176479 A JP4176479 A JP 4176479A JP S6155137 B2 JPS6155137 B2 JP S6155137B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- counter
- transfer
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 230000004913 activation Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は周辺装置から記憶装置へのデータ転送
を行なうデータ転送装置に関する。
を行なうデータ転送装置に関する。
従来、データ転送装置は転送データの格納番地
を保持する単一のアドレスカウンタおよび転送す
るデータ数を保持する単一のレングスカウンタか
ら構成されている。この構成においては、周辺装
置からの記憶装置に転送されるデータブロツクが
１個のときは、記憶装置の単一のエリアに格納
し、また、そのデータブロツクが複数のときは、
そのデータブロツクが切り換わる毎にアドレスカ
ウンタとレングスカウンタの内容を変更して、記
憶装置の複数のエリアに格納している。従つて、
同じデータブロツクの一部および全部をデータ転
送時に、記憶装置の複数エリアに格納することが
できないため、周辺装置からのデータブロツクを
一度記憶装置の特定の番地に格納したのちにその
一部および全部を他の番地に移さなければならな
いという欠点がある。
を保持する単一のアドレスカウンタおよび転送す
るデータ数を保持する単一のレングスカウンタか
ら構成されている。この構成においては、周辺装
置からの記憶装置に転送されるデータブロツクが
１個のときは、記憶装置の単一のエリアに格納
し、また、そのデータブロツクが複数のときは、
そのデータブロツクが切り換わる毎にアドレスカ
ウンタとレングスカウンタの内容を変更して、記
憶装置の複数のエリアに格納している。従つて、
同じデータブロツクの一部および全部をデータ転
送時に、記憶装置の複数エリアに格納することが
できないため、周辺装置からのデータブロツクを
一度記憶装置の特定の番地に格納したのちにその
一部および全部を他の番地に移さなければならな
いという欠点がある。
本発明の目的は、上述の欠点を除去したデータ
転送装置を提供することにある。
転送装置を提供することにある。
本発明の装置は、周辺装置から記憶装置へのデ
ータ転送を行なうデータ転送装置において、 転送データを記憶する前記記憶装置のアドレス
を格納する複数のアドレス格納手段と、 これらのアドレス格納手段のそれぞれに対応し
て前記周辺装置から転送が予定されるデータバイ
ト数を格納する転送予定数格納手段と、 前記外部から転送されたデータバイト数を計数
する計数手段と、 前記アドレス格納手段のそれぞれに対応して前
記記憶装置に対するデータ転送開始を示すために
前記周辺装置から転送される予め定められた数の
データバイト数を格納する転送開始データバイト
数格納手段と、 前記計数手段の計数結果と前記転送開始データ
バイト数格納手段のデータバイト数とを比較する
比較手段とを備え、 この比較手段により一致がとられたときに前記
記憶装置にデータ転送を行なうようにしたことを
特徴とする。
ータ転送を行なうデータ転送装置において、 転送データを記憶する前記記憶装置のアドレス
を格納する複数のアドレス格納手段と、 これらのアドレス格納手段のそれぞれに対応し
て前記周辺装置から転送が予定されるデータバイ
ト数を格納する転送予定数格納手段と、 前記外部から転送されたデータバイト数を計数
する計数手段と、 前記アドレス格納手段のそれぞれに対応して前
記記憶装置に対するデータ転送開始を示すために
前記周辺装置から転送される予め定められた数の
データバイト数を格納する転送開始データバイト
数格納手段と、 前記計数手段の計数結果と前記転送開始データ
バイト数格納手段のデータバイト数とを比較する
比較手段とを備え、 この比較手段により一致がとられたときに前記
記憶装置にデータ転送を行なうようにしたことを
特徴とする。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図に示す本発明の第１の実施例は、転送デ
ータの格納番地を保持し、転送毎に値“１”を加
算する第１のアドレスカウンタ２および第２のア
ドレスカウンタ３、前記第１のアドレスカウンタ
の出力と第２のアドレスカウンタの出力とを入力
し、記憶装置（図示せず）へ送出するアドレスを
選択するセレクタ１、前記第１および第２のアド
レスカウンタに対応して転送データ数を保持し、
転送毎に値“１”を減算する第１のレングスカウ
ンタ４および第２のレングスカウンタ５、第１お
よび第２のアドレスカウンタに対応して、データ
転送を開始するときに転送データ数を設定する第
１のスタートレジスタ６および第２のスタートレ
ジスタ７転送データ毎に値“１”を加算するデー
タカウンタ８、第１のスタートレジスタ６の値と
データカウンタ８の値とを比較する比較回路１
０、第２のスタートレジスタの値７とデータカウ
ンタ８の値とを比較する比較回路１１、第１のレ
ングスカウンタ４の内容が零になつたことを検出
する零検出器１２と第２のレングスカウンタ５の
内容が零になつたことを検出する零検出器１３、
第１のデータ転送開始時点を検出する第１のサー
チフリツプフロツプ１４、第２のデータ転送開始
時点を検出する第２のサーチフリツプフロツプ１
５、アンド回路１８および１９、第１のデータ転
送中を示す第１のデータフリツプフロツプ１６、
第２のデータ転送幅を示す第２のデータフリツプ
フロツプ１７、記憶装置（図示せず）に転送する
データを格納するデータレジスタ９および第１の
データフリツプフロツプ１６および第２のデータ
フリツプフロツプ１７により、セレクタ１および
記憶装置（図示せず）とのインタフエースを制御
し、第１および第２のアドレスカウンタ２および
３で＋１するタイミング、第１および第２のレン
グスカウンタ４および５で−１するタイミング、
データカウンタ８の＋１するタイミングおよび第
１および第２のサーチフリツプフロツプ１４およ
び１５と、第１および第２のデータフリツプフロ
ツプ１６および１７とのセツトやリセツトのタイ
ミングを制御する制御回路２０から構成されてい
る。
ータの格納番地を保持し、転送毎に値“１”を加
算する第１のアドレスカウンタ２および第２のア
ドレスカウンタ３、前記第１のアドレスカウンタ
の出力と第２のアドレスカウンタの出力とを入力
し、記憶装置（図示せず）へ送出するアドレスを
選択するセレクタ１、前記第１および第２のアド
レスカウンタに対応して転送データ数を保持し、
転送毎に値“１”を減算する第１のレングスカウ
ンタ４および第２のレングスカウンタ５、第１お
よび第２のアドレスカウンタに対応して、データ
転送を開始するときに転送データ数を設定する第
１のスタートレジスタ６および第２のスタートレ
ジスタ７転送データ毎に値“１”を加算するデー
タカウンタ８、第１のスタートレジスタ６の値と
データカウンタ８の値とを比較する比較回路１
０、第２のスタートレジスタの値７とデータカウ
ンタ８の値とを比較する比較回路１１、第１のレ
ングスカウンタ４の内容が零になつたことを検出
する零検出器１２と第２のレングスカウンタ５の
内容が零になつたことを検出する零検出器１３、
第１のデータ転送開始時点を検出する第１のサー
チフリツプフロツプ１４、第２のデータ転送開始
時点を検出する第２のサーチフリツプフロツプ１
５、アンド回路１８および１９、第１のデータ転
送中を示す第１のデータフリツプフロツプ１６、
第２のデータ転送幅を示す第２のデータフリツプ
フロツプ１７、記憶装置（図示せず）に転送する
データを格納するデータレジスタ９および第１の
データフリツプフロツプ１６および第２のデータ
フリツプフロツプ１７により、セレクタ１および
記憶装置（図示せず）とのインタフエースを制御
し、第１および第２のアドレスカウンタ２および
３で＋１するタイミング、第１および第２のレン
グスカウンタ４および５で−１するタイミング、
データカウンタ８の＋１するタイミングおよび第
１および第２のサーチフリツプフロツプ１４およ
び１５と、第１および第２のデータフリツプフロ
ツプ１６および１７とのセツトやリセツトのタイ
ミングを制御する制御回路２０から構成されてい
る。
なお、第１図における参照符号Ｓ１およびＳ２
はそれぞれ第１の側と第２の側の動作開始の起動
信号、参照符号Ｓ３およびＳ４はそれぞれ第１の
側および第２の側のデータ転送中を示す転送信
号、参照符号Ｓ５は記憶装置（図示せず）に送る
アドレス信号、参照符号Ｓ６は記憶装置（図示せ
ず）に送るデータ信号である。
はそれぞれ第１の側と第２の側の動作開始の起動
信号、参照符号Ｓ３およびＳ４はそれぞれ第１の
側および第２の側のデータ転送中を示す転送信
号、参照符号Ｓ５は記憶装置（図示せず）に送る
アドレス信号、参照符号Ｓ６は記憶装置（図示せ
ず）に送るデータ信号である。
まず、第１のアドレスカウンタ２にＡ番地を、
第２のアドレスカウンタ３にＢ番地を、第１のレ
ングスカウンタ４にＮ個を、第２のレングスカウ
タ５にＭ個を、第１のスタートレジスタ６に論理
“０”を、第２のスタートレジスタ７に値“ｃ”
がセツトされたあと、第１および第２のサーチフ
リツプフロツプ１４および１５が、起動信号Ｓ１
およびＳ２により、セツトされる。
第２のアドレスカウンタ３にＢ番地を、第１のレ
ングスカウンタ４にＮ個を、第２のレングスカウ
タ５にＭ個を、第１のスタートレジスタ６に論理
“０”を、第２のスタートレジスタ７に値“ｃ”
がセツトされたあと、第１および第２のサーチフ
リツプフロツプ１４および１５が、起動信号Ｓ１
およびＳ２により、セツトされる。
データカウンタ８は、初期値“０”に設定され
ている。第１および第２のサーチフリツプフロツ
プ１４および１５がセツトされたため、第１およ
び第２の比較回路１０および１１は活性化されな
い状態になる。データカウンタ８が論理“０”の
ため、第１のスタートレジスタ６と一致がとれ、
第１のサーチフリツプフロツプはリセツトされ、
第１のデータフリツプフロツプ１６がセツトされ
て、第１の側は、データ転送可能な状態となる。
このとき、周辺装置（図示せず）からデータレジ
スタ９にデータが与えられると、第１の転送信号
Ｓ３が論理“１”の状態にあるので、制御回路２
０によりセレクタ１から第１のアドレスカウンタ
２の出力が選択されて、記憶装置（図示せず）に
第１のアドレスカウンタ２の内容がアドレス信号
Ｓ５として送られ、その番地にデータ信号Ｓ６が
書込まれる。そのあと、第１のアドレスカウンタ
２の内容に値“１”が加算されて、第１のレング
スカウンタ４の内容に値“１”が減算されて、デ
ータカウンタ８の値“１”を加算する。データが
データレジスタ９に入る毎にこれが繰り返えさ
れ、第１のレジスタカウンタ４が値“０”になる
のを第１の零検出器１２が検出して、第１のデー
タフリツプフロツプ１６をリセツトするまで続け
られる。第１の零検出器１２が零を検出する前に
データカウンタ８の値が“ｃ”になれば第２のス
タートレジスタ７と一致がとられるので、第２の
サーチフリツプフロツプ１５がリセツトされ、第
２のデータフリツプフロツプ１７がセツトされ
て、第２の側もデータ転送可能状態となる。第１
の転送信号Ｓ３と第２の転送信号Ｓ４との両方が
ともにセツトされているので、制御回路２０によ
り、まず、セレクタ１が第１のアドレスカウンタ
２の出力を選択して記憶装置に第１のアドレスカ
ウンタ２の内容をアドレス信号Ｓ５として送り、
その番地にデータ信号Ｓ６の内容が書込まれる。
次に、セレクタ１が第２のアドレスカウンタ３の
アドレスに選択され、記憶装置に第２のアドレス
カウンタ３の内容を信号Ｓ５として送り、その番
地にデータ信号Ｓ６の内容が書込まれる。このよ
うに第１のアドレスカウンタ２と第２のアドレス
カウンタ３で示される番地に、テータレジスタ９
の内容が書き込まれる。このあと、第１および第
２のアドレスカウンタの内容をそれぞれ値“１”
だけ加算し、第１および第２のレングスカウンタ
４および５の内容をそれぞれ値“１”だけ減算
し、データカウンタの値を値“１”だけ加算す
る。第２のレングスカウンタ５の内容が減算され
て値“０”になると、第２のデータフリツプフロ
ツプ１７がリセツトされて終了する。この結果、
記憶装置のＡ番地からＮ個の記憶領域とＢ番地か
らＭ個の記憶領域とに同じデータブロツクの一部
または全部が格納されることになる。本実施例は
２組のみについて説明したが３組以上にも適用で
きることは言うまでもない。
ている。第１および第２のサーチフリツプフロツ
プ１４および１５がセツトされたため、第１およ
び第２の比較回路１０および１１は活性化されな
い状態になる。データカウンタ８が論理“０”の
ため、第１のスタートレジスタ６と一致がとれ、
第１のサーチフリツプフロツプはリセツトされ、
第１のデータフリツプフロツプ１６がセツトされ
て、第１の側は、データ転送可能な状態となる。
このとき、周辺装置（図示せず）からデータレジ
スタ９にデータが与えられると、第１の転送信号
Ｓ３が論理“１”の状態にあるので、制御回路２
０によりセレクタ１から第１のアドレスカウンタ
２の出力が選択されて、記憶装置（図示せず）に
第１のアドレスカウンタ２の内容がアドレス信号
Ｓ５として送られ、その番地にデータ信号Ｓ６が
書込まれる。そのあと、第１のアドレスカウンタ
２の内容に値“１”が加算されて、第１のレング
スカウンタ４の内容に値“１”が減算されて、デ
ータカウンタ８の値“１”を加算する。データが
データレジスタ９に入る毎にこれが繰り返えさ
れ、第１のレジスタカウンタ４が値“０”になる
のを第１の零検出器１２が検出して、第１のデー
タフリツプフロツプ１６をリセツトするまで続け
られる。第１の零検出器１２が零を検出する前に
データカウンタ８の値が“ｃ”になれば第２のス
タートレジスタ７と一致がとられるので、第２の
サーチフリツプフロツプ１５がリセツトされ、第
２のデータフリツプフロツプ１７がセツトされ
て、第２の側もデータ転送可能状態となる。第１
の転送信号Ｓ３と第２の転送信号Ｓ４との両方が
ともにセツトされているので、制御回路２０によ
り、まず、セレクタ１が第１のアドレスカウンタ
２の出力を選択して記憶装置に第１のアドレスカ
ウンタ２の内容をアドレス信号Ｓ５として送り、
その番地にデータ信号Ｓ６の内容が書込まれる。
次に、セレクタ１が第２のアドレスカウンタ３の
アドレスに選択され、記憶装置に第２のアドレス
カウンタ３の内容を信号Ｓ５として送り、その番
地にデータ信号Ｓ６の内容が書込まれる。このよ
うに第１のアドレスカウンタ２と第２のアドレス
カウンタ３で示される番地に、テータレジスタ９
の内容が書き込まれる。このあと、第１および第
２のアドレスカウンタの内容をそれぞれ値“１”
だけ加算し、第１および第２のレングスカウンタ
４および５の内容をそれぞれ値“１”だけ減算
し、データカウンタの値を値“１”だけ加算す
る。第２のレングスカウンタ５の内容が減算され
て値“０”になると、第２のデータフリツプフロ
ツプ１７がリセツトされて終了する。この結果、
記憶装置のＡ番地からＮ個の記憶領域とＢ番地か
らＭ個の記憶領域とに同じデータブロツクの一部
または全部が格納されることになる。本実施例は
２組のみについて説明したが３組以上にも適用で
きることは言うまでもない。
本発明には同じデータブロツクの一部および全
部を記憶装置上の複数のエリアに格納することが
できるという効果がある。
部を記憶装置上の複数のエリアに格納することが
できるという効果がある。
図は本発明の一実施例を示す図である。
図において、１……セレクタ、２，３……アド
レスカウンタ、４，５……レングスカウンタ、
６，７……スタートレジスタ、８……データカウ
ンタ、９……データレジスタ、１０，１１……比
較回路、１２，１３……零検出器、１４，１５…
…フリツプフロツプ、１６，１７……データフリ
ツプフロツプ、１８，１９……アンド回路、２０
……制御回路、２１……比較制御回路、Ｓ１，Ｓ
２……起動信号、Ｓ３，Ｓ４……転送信号、Ｓ５
……アドレス信号、Ｓ６……データ信号。
レスカウンタ、４，５……レングスカウンタ、
６，７……スタートレジスタ、８……データカウ
ンタ、９……データレジスタ、１０，１１……比
較回路、１２，１３……零検出器、１４，１５…
…フリツプフロツプ、１６，１７……データフリ
ツプフロツプ、１８，１９……アンド回路、２０
……制御回路、２１……比較制御回路、Ｓ１，Ｓ
２……起動信号、Ｓ３，Ｓ４……転送信号、Ｓ５
……アドレス信号、Ｓ６……データ信号。
Claims (1)
- 【特許請求の範囲】 １ 周辺装置から記憶装置へのデータ転送を行な
うデータ転送装置において、 転送データを記憶する前記記憶装置のアドレス
を格納する複数のアドレス格納手段と、 これらのアドレス格納手段のそれぞれ対応して
前記周辺装置から転送が予定されるデータバイト
数を格納する転送予定数格納手段と、 前記外部から転送されたデータバイト数を計数
する計数手段と、 前記アドレス格納手段のそれぞれに対応して前
記記憶装置に対するデータ転送開始を示すために
前記周辺装置から転送される予め定められた数の
データバイト数を格納する転送開始データバイト
数格納手段と、 前記計数手段の計数結果と前記転送開始データ
バイト数格納手段のデータバイト数とを比較する
比較手段とを備え、 この比較手段により一致がとられたときに前記
記憶装置にデータ転送を行なうようにしたことを
特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176479A JPS55134428A (en) | 1979-04-06 | 1979-04-06 | Data transfer unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176479A JPS55134428A (en) | 1979-04-06 | 1979-04-06 | Data transfer unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55134428A JPS55134428A (en) | 1980-10-20 |
| JPS6155137B2 true JPS6155137B2 (ja) | 1986-11-26 |
Family
ID=12617463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176479A Granted JPS55134428A (en) | 1979-04-06 | 1979-04-06 | Data transfer unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55134428A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231462A (ja) * | 1985-08-03 | 1987-02-10 | Fujitsu Ltd | デ−タ転送制御方式 |
-
1979
- 1979-04-06 JP JP4176479A patent/JPS55134428A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55134428A (en) | 1980-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60142439A (ja) | ストアバツフア装置 | |
| US3478325A (en) | Delay line data transfer apparatus | |
| US4174537A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| JPS6155137B2 (ja) | ||
| JPS5825289B2 (ja) | 計時方式 | |
| JPS6155138B2 (ja) | ||
| JP2692444B2 (ja) | タイマ装置 | |
| JPS6225798Y2 (ja) | ||
| KR880000995B1 (ko) | 기억장치 | |
| JPH0241694Y2 (ja) | ||
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JP2567982B2 (ja) | バストレース制御方式 | |
| JPS63187349A (ja) | 記憶装置 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPH01114961A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH05341957A (ja) | リングバッファ回路 | |
| JPS62272333A (ja) | トレ−サ方式 | |
| JPS58114142A (ja) | 論理装置 | |
| JPS6045459B2 (ja) | メモリバンク制御方式 | |
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPS5927993B2 (ja) | メモリ制御装置 | |
| JPH0258646B2 (ja) | ||
| JPS6316745A (ja) | 通信制御装置 | |
| JPH02299345A (ja) | 回線アドレス走査回路 |