JPH037914A

JPH037914A - 液晶ディスプレイパネル

Info

Publication number: JPH037914A
Application number: JP1142079A
Authority: JP
Inventors: Akitsuna Yuhara; 章綱湯原; Jun Yamada; 純山田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-06-06
Filing date: 1989-06-06
Publication date: 1991-01-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、大画面化、高精細化に適したアクティブマト
リクス方式の液晶ディスプレイパネルにかかわり、特に
、寄生容量に起因するクロストークによる画質劣化を防
止するのに好適な液晶ディスプレイパネルに関する。

〔従来の技術〕

最近、平面デイスプレィの大形化、高画質化が強く求め
られているが、各種平面デイスプレィのなかにあって、
液晶デイスプレィは最も実用化が進められていて、上記
の要求に対し最も有望視されている。

しかし、上記の要求に対し、いわゆる単純マトリクス方
式のものでは、コントラストを高くしたり、走査線本数
を多くしたりすることができないので、上記要求に対応
することは困難であり、このような状況のなかにあって
、いわゆるアクティブマトリクス方式のものが、盛んに
研究、開発が行われている。この方式は、各画素ごとに
スイッチング素子を設けたもので、走査電極と信号電極
から選択信号を送り、上記の各スイッチング素子をオン
−オフして、点灯画素を選択するものである。

上記のスイッチング素子としては、例えば「プロシーデ
インゲス　オフ　ジャパニーズ　デイスプレィ（Ｐｒｏ
ｃ、　Ｊａｐａｎ、　Ｄｉｓｐｌａｙ）　Ｊ　’　８６
、ｐｐ。

６２〜６７に記載されているように、三端子型と二端子
型の非線形素子を用いるものがある。この三端子型素子
は、いわゆるＴ　Ｆ　Ｔ　（Ｔｈｉｎ　ＦｉｌｍＴｒａ
ｎｓｉｓｔｏｒ、薄膜トランジスタ）であって、ａ−３
ｉＨ（Ｈｙｄｒｏｇｅｎｅｒａｔｅｄ　Ａｍｏｒｐｈｏ
ｕｓ　５ｉｌｉｃｏｎ、水素化アモルファスシリコン）
またはｐ−８ｉ（Ｐｏｌｙ　５ｉｌｉｃｏｎ、ポリシリ
コン）を用いて作られている。また、二端子型素子も、
各種方式のダイオードが用いられている。

さて、このようなアクティブマトリクス方式の液晶ディ
スプレイパネルは、一般に次のようにして作成される。

すなわち、まず、無アルカリガラスまたはその表面にＳ
ｉｏ、のコーティングを施したソーダライムガラスから
なる第１のガラス板上に、上記したスイッチング素子と
、そのスイッチング素子が接続されるところの透明導電
体であるｆＴｏ（Ｉｎｄｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）
膜からなる画素電極とを形成し、また、第１のガラス板
と同じ材質の第２のガラス板上に、カラーフィルタと、
ｆＴｏ膜からなる対向電極を形成する。そして、第１の
ガラス板と第２のガラス板を、それぞれ前記素子、電極
等の形成された側を内側にして対向させ、その間の空間
に液晶を注入し、封止する。その際、第１のガラス板と
第２のガラス板との間隔（いわゆる液晶ギャップ）は、
複数のビーズを分散させてはさみ込むことによって、液
晶ディスプレイパネル上のいずれの位置においてもほぼ
等しくなるように保たれている。

〔発明が解決しようとする課題〕

上記した従来のアクティブマトリクス方式の液晶ディス
プレイパネルにおいては、寄生容量について十分配慮が
されておらず、寄生容量の存在によってクロストークが
発生し、そのため１画面のコントラストが劣化したり、
中間調表示に狂いが生じたりするという問題があった。

この点について、以下に詳説する。

まず、スイッチング素子としてＴＰＴを用いた場合には
、例えば「プロシーデインゲス　オブユーロビアン　デ
イスプレィ（Ｐｒｏｃ、　Ｅｕｒｏ。

Ｄｉｓｐｌａｙ）　Ｊ　’８７．　ｐｐ、　５９〜６２
に記載されているように、ゲート・ソース間の寄生容量
や。

その他の寄生容量が存在し、それによって不要償号の漏
れ込みが起こる。そこで、この不要信号の漏れ込みを補
正するための液晶デイスプレィの駆動方法が、例えば前
掲「プロシーデインゲス　オブ　ジャパニーズ　デイス
プレィ」＋８６、ｐｐ。

１９６〜１９９に記載されているように、種々工夫され
ているが、現状では満足すべき結果は得られていない。

なお、スイッチング素子としてＴＰＴを用いる場合、走
査電極を第１のガラス板（以下、下板と呼ぶ）上に、信
号電極を第２のガラス板（以下、上板と呼ぶ）上に、そ
れぞれ設けるような配線形式もあるが、そのような配線
形式の場合、寄生容量による影響はやや大きくなる傾向
にあり、この場合についても、例えば前掲「プロシーデ
インゲス　オブ　ユーロピアン　デイスプレィｊ’８７
゜ｐｐ、５５〜５８に記載されているように、ＴＰＴゲ
ート用走前走査電極動波形などの工夫が行われている。

一方１歩留まり、工数等の点から大画面化に適すると見
られる二端子型素子をスイッチング素子に用いる場合に
は、走査電極と信号電極の配線形式として、前述の配線
形式、すなわち走査電極は下板上に、信号電極は上板上
にそれぞれ設ける配線形式が用いられており、従って、
やはり寄生容量の影響が大きい。

本発明の目的は、上記した従来技術の問題点を解決し、
寄生容量を減少し、クロストークを少なくしたアクティ
ブマトリクス方式の液晶ディスプレイパネルを提供する
ことにある。

〔課題を解決するための手段〕

上記目的を達成するため１本発明は、液晶ディスプレイ
パネルにおいて、各画素電極の周囲に。

独立の電位設定が可能な第４の電極を設けて、この電極
を電位基準となる点（接地点）と電気的に導通のとれた
シールド電極とするとともに、該シールド電極を各画素
電極、各走査電極、各信号電極および各スイッチング素
子とは電気的に絶縁して、下板上に配置するものである
。

〔作　　　用〕

上記構成において、シールド電極を画素電極の周囲に設
けることにより、画素電極と、この画素電極とスイッチ
ング素子を介して接続された走査電極および隣接走査電
極、隣接信号電極との間を直接に結ぶ電気力線の密度が
大幅に減少する。すなわち、画素電極と、上記した走査
電極、隣接走査電極、隣接信号電極との間のそれぞれの
寄生容量が大幅に減少する。これにより、クロストーク
が少なくなり、コントラストの劣化や、中間調表示の狂
いのような画質上の問題はほぼ解決できる。

〔実施例〕

以下、本発明による液晶ディスプレイパネルの実施例を
図面を用いて説明する。

実施例　１：第１図は本発明の第１の実施例の液晶ディスプレイパネ
ルを示す斜視図、第２図（、）は第１図における画素の
一つを拡大して示した平面図、同図（ｂ）、（Ｑ）、（
ｄ）はそれぞれ第２図（ａ）のＡ−Ａ’力方向Ｂ−Ｂ’
力方向ｃ−ｃ’力方向断面を示す断面図である。

第１図、第２図において、下板１は無アルカリガラスか
らなり、その表面に、ＩＴＯ膜を０．１２７ｆｆｉの厚
さで堆積させ′〔なる導電性の透明な画素電極２が形成
されている。また、その画素電極２の形成と同時に同じ
表面に形成されたＩＴＯ配線電極上にさらにＣｒ膜を０
．１−の厚さで堆積した後、ホトエツチングして、走査
電極９と、本発明の特徴とする第４の電極であるシール
ド電極１２が形成され、さらに、画素電極２と走査電極
９にまたがって、二端子型素子８が形成されている。上
記シールド電極１２は、二端子型素子８の近傍を除いて
、画素電極２の周囲を囲むように設けられている。なお
、上記第４の電極は、独立した電位に設定することも可
能であるが１本実施例では、下板１の端部で接地電位部
に接続して、シールド電極１２として用いている。

次いで、上記のように下板１の上に形成された各構成要
素、すなわち画素電極２．二端子型素子８、走査電極９
およびシールド電極１２のすべてを覆うように、シリコ
ンナイトライドからなる保護膜３が１−の厚さで形成さ
れ、さらに、その上に、ポリイミドを主成分とする配向
膜４が０．１−の厚さで形成されている。なお、との配
向膜４には、いわゆるラビングが施されている。

一方、上板７も無アルカリガラスからなり、その表面に
、カラーフィルタ（図示せず）が形成され、さらに、そ
の上に、下板１に形成される走査電極９の方向と直交す
る向きに、画素電極２の幅と同じ幅で、ＩＴ○膜を０．
１２−の厚さで堆積させた後、ホトエツチングしてなる
信号電極６が形成され、さらに、その上に、ポリイミド
を主成分とする配向膜４′が０．１μの厚さで形成され
ている。なお、この配向膜４′にもラビングが施されて
いる。この信号電極６は、画素な極２の対向電極の役割
を果たしており、一定の幅で連続して、上板７の表示部
端部から信号電極端子（図示せず）まで直線的に設けら
れている。

さらに、上記の構成要素、すなわち信号電極６、配向膜
４′を形成した上板７の外周部に、シール剤（図示せず
）としてエポキシ系接着剤をスクリーン印刷により塗布
し、乾燥した後、上板と下板との間隙を規定するための
プラスチックビーズ（図示せず）を分散させ、上記の上
板７と下板１を、それぞれ各構成要素を形成した面を内
側にして位置合わせを行い、加熱プレスして仮に貼り合
わせる。次いで、加熱、加圧を行い、上記シール剤を硬
化させる。この後、シール剤を設けていない注入口を用
いて、液晶５を上板７と下板１の間のすべての空隙部分
に充満させ、さらに、注入口を例えば紫外光硬化性接着
剤により封止する。そして、上板７の端部の信号電極端
子群（図示せず）と、下板１の端部の走査電極端子群（
図示せず）とを、それぞれ図示しない信号ＩＣ１走査Ｉ
Ｃに接着配線する。

ここで、第１図、第２図に示した液晶ディスプレイパネ
ルは、画面対角サイズが２０インチ（縦２４９ｍ、横４
４３ａｍ）であって、走査電極数Ｎは１０００本、信号
電極数Ｍは２７ｏＯ本（３原色分３９００本×３）であ
り、画素ピッチは水平方向で１６４．、垂直方向で２４
９．であり、走査電極９と画素電極２との間隔は３０　
ｔｔｍ　、画素電極２同士の間隔および信号電極６同士
の間隔は３０−１信号電極６の幅は１３４７７ｆｆｉで
ある。また、走査電極７と画素電極２との間および画素
電極２同士の間の間隔３０−の部分には、その中間に幅
１０虜のシールド電極１２が配置されている。

次に、第１図、第２図に示した液晶ディスプレイパネル
を即動した場合の、ある画素における電圧応答について
説明する。

第３図は、上記液晶ディスプレイパネルにおいて、シー
ルド電極１２を設けなかった場合の等価回路図であり、
本実施例の動作とその等価回路の説明のため、比較用と
して示したものである。

第３図において、ＳＬ、８２、・・・は走査電極。

ｄｌ、ｄ２、ｄ３．・・・は信号電極を示し、１本の走
査電極の一画素当たりの抵抗値をＲ５，１本の信号電極
の一画素当たりの抵抗値をＲｄとしている。また、二端
子型素子８の等価回路は抵抗ＲＮＬと容量ＣＮＬの並列
回路で示し、液晶５の一画素当たりの等価回路は液晶抵
抗ＲＬＣと液晶容量Ｃｔ、Ｃの並列回路で示し、これら
２つの等価回路が直列に走査電極９と信号電極６の間に
入っている。このほかに、図中に点線で結ばれたような
容量が寄生容量として存在する。すなわち、走査電極と
信号電極との間の寄生容量Ｃ５０１走査電極と画素電極
との間の寄生容ｆｆ１ｃｓｐ、１ＩＪｌ接した信号電極
と画素電極との間の寄生容量ＣｄＰ等である。

なお、上記の比較のため示す従来例をさらに具体的に述
べると、第１図、第２図に示した液晶ディスプレイパネ
ルにおいて、シールド電極１２がなく、かつ、走査電極
９と画素電極２との間の間隔を１０／ｆｆｉ、画素電極
２同士の間隔を１０７７ｆｆ＋、信号電極６の幅を１５
４虜としたものであって、シールド電極１２のない分だ
け１画素電極２が大きく、信号電極６も幅広くなってい
る。

第４図は、第１図、第２図に示した液晶ディスプレイパ
ネルにおける等価回路を部分的に、かつ簡略化して示し
たものである。すなわち、第４図（ａ）は、図の複雑さ
を避けるために、ある一画素のみを取り出し、かつ信号
電極、液晶の等価回路は省略して、走査電極と画素電極
との間の寄生容量に着目して描いたものであり、同図（
ｂ）は、同様に、ある一画素のみを取り出し、かつ隣接
走査電極、走査電極側寄生容量を省略して１画素電極と
信号電極との間の寄生容量に着目して描いたものである
。

まず、第４図（ａ）においては、第３図に示した走査電
極と画素電極との間の寄生台！！：　Ｃｓ　ｐの代りに
、シールド電極を越えて走査電極と画素電極との間に直
接存在する寄生容量ｃｓｐ　　、およびシールド電極を
介在させて、走査電極とシールド電極との間の容量ｃｓ
ｇと、シールド電極と画素電極との間の容量Ｃｇｐが入
っている。ただし、本実施例では、シールド電極の電位
は基？１１！電位（接地電位）となっているので、走査
電極の電位変化、すなわち走査電圧の変化は、上記の容
Ｉ　Ｃｓ８．　Ｃｇｐを介して画素１！極に伝わること
はない。従って。

画素電極の電圧に影響を及ぼす寄生容量としては。

Ｃ工′のみを考えればよい。しかも、この寄生容量ｃ　
ｓｐ’は、シールド電極によって走査電極と画素電極の
間の直接の見通しが大幅に妨げられているので、シール
ド電極がない場合の寄生容量Ｃ５゜に比べて小さくなっ
ている。また、第４図（ａ）において、隣接走査電極の
画素電極へ及ぼす影響については、上記と同様に、シー
ルド電極を越えて直接存在する寄生容量Ｃｓ　ｐ　”’
を介するものに限られ、この寄生容量ｃ　ｓ　ｐ　”も
同様に、第３図に示したシールド電極がない場合の寄生
容量ｃ、ｐ’に比べて小さくなっている。隣接走査電極
とシールド電極との間の容′ｌ１ｋＣ５Ｅ′は、ｃ　、
　ｐ″’に比べて大きいが、Ｃ３Ｅ’の影響は、シール
ド電極の電位変動がないので、画素電極には現れない。

次に、第４図（ｂ）においては、第３図に示した信号電
極と画素電極との間の容量Ｃ−２の代りに、シールド電
極を越えて信号電極と画素電極との間を直接に結合させ
る寄生容量Ｃｊｐ　　、およびシールド電極を介在させ
て、信号電極とシールド電極との間の容量ＣｔｉＢと、
シールド電極と画素電極との間の容量ｃｇｐが入ってい
る。第４図（ｂ）においても、第４図（ａ）の説明と同
様に、シールド電極が接地されているので、画素電極に
影響を及ぼす寄生容量としては、ｃｄＰ’のみを考えれ
ばよい。しかも、この寄生容量ＣａＰ′　は、第３図に
示したシールド電極がない場合の寄生容量ＣｄＰに比べ
て小さくなっている。

第５図および第６図は、それぞれ第４図における走査電
極および信号電極に印加される電圧波形と、それに伴っ
て液晶に加えられる電圧波形の一例を示した波形図であ
る。すなわち、第５図および第６図において、（ａ）は
それぞれ第４図の走査電極Ｓ１に印加される電圧Ｖ、の
波形、（ｂ）はそれぞれ第４図の信号電極ｄ２に印加さ
れる電圧Ｖｊの波形である。また、（Ｃ）は第４図（ｂ
）の液晶の一画素当たりの等価回路、すなわち液晶抵抗
ＲＬＣと液晶容量ＣＬＣとの並列回路の両端に加えられ
る電圧ＶＬＣの波形であり、二端子型素子の立ち上がり
電圧しきい値ＶＴによって規格化されている。また、（
ｄ）は第４図（ｂ）の液晶の一画素当たりの等価回路、
すなわち液晶抵抗ＲＬＣと液晶容量ＣＬＣとの並列回路
の両端に、隣接信号電極から漏れ込んでくるクロストー
クの電圧波形であり、二端子型素子の立ち上がり電圧し
きい値■Ｔによって規格化されている。

さて、走査電極Ｓ１には、第５図、第６図いずれの例と
も、電圧ｖ６として１選択期間Ｔ＆でＶＳ。

保持期間Ｔｔ、でｖＨとなるパルス波形が、フレーム時
間Ｔｆごとに極性を反転して印加されている。

一方、信号電極ｄ２には、第５図の例では、選択期間Ｔ
ａで−Ｖａ、保持期間’ｒｂでＶＤ　（ＶＤ＞ＶＨ）と
なるパルス波形が、フレーム時間Ｔｆごとに極性を反転
して印加されている。従って、第５図の例では、信号電
極ｄ２につながる複数の画素のうち、対象となる一画素
のみがオンとなる（すなわち、点灯する）、それ以外の
すムでの画素はオフとなる（すなわち、消灯する）、最
も不利なオン状態となる。また、第６図の例では、信号
電極ｄ２に、電圧Ｖｄとして、選択期間Ｔ４でＶＧ、保
持期間Ｔｂて−Ｖｏとなるパルス波形が、フレーム時間
Ｔｆごとに極性を反転して印加されている。

従って、第６図の例では、信号電極ｄ２につながる複数
の画素のうち、対象となる一画素のみがオとなり、それ
以外のすべての画素はオンとなる、最も不利なオフ状態
となる。

第５図および第６図の例では、フレーム時間Ｔｆを１　
／　６０ｓｅｃとして、選択期間１゛２はＴ　ｔ　／　
Ｎ＝１／６００００ｓｅｃである。また、二端子型素子
の立ち上がり電圧しきい値ＶＴはＩＯＶに設定しである
。印加電圧の絶対値がこのＶＴ以下の電圧では、二端子
型素子の抵抗ＲＮＬは４．７×１０１１Ω（オフ抵抗値
）以上となり、−画素当たりの液晶抵抗ＲＬＣと等しい
（もしくはそれ以上）の値が得られ、またＶ丁以上の電
圧では、抵抗ＲＮＬは４．７ＸＩＯ’Ω（オン抵抗値）
以下となり、オン・オフ比として１０５という値が得ら
れている。ここでは、走査電極に印加される電圧波形中
のＶｓをＶＴと等しく選び、■＋１をＶＴの１／１０と
し、信号電極に印加される電圧波形中のＶｏを走査電極
の電圧波形中のＶｓの１／２とし、ＶＧとＶｏは等しく
選んである。

さて、上記した最も不利なオン状態である第５図の例の
場合、電圧ＶＬＣの値は１選択期間Ｔ、以内に、その最
大となり得る値ＶＳ＋ＶＧ−ＶＴ（本実施例では規格化
値で０．５）に達して飽和し、保持期間Ｔ＋、の初期に
容量Ｃ肛の効果により０．４４に急減した後、緩やかに
減少し、保持期間Ｔｂの終了時において０．３３となり
、ＲＭＳ値（根二乗平均値）としては０．３９となる。

上記の表示状態において、最も大きな妨害を対象となる
画素に与える電圧波形を隣接信号電極に加える実験を行
った。この最も大きな妨害を与える電圧波形とは、保持
期間Ｔｂ中に−Ｖｏとなる電圧波形、すなわち隣接信号
電極につながるすべての画素をオンとする電圧波形であ
る。

その実験の結果、電圧ＶＬＣの波形はほとんど変らず、
画像上でオン状態となっている対象画素の輝度も変動が
なかった。また、そのときの電圧ＶＬＣの値を調べたと
ころ、隣接信号電極からのクロストークとして、第５図
（ｄ）に実線で示すような微小な波形しか、同図（ｃ）
の波形に加わっていないことがわかった。

一方、上記した最も不利なオフ状態にある第６図の例に
おいては、電圧ＶＬＣの値はＲＭＳ値で０．０１４　（
規格化値）であった。

上記の表示状態において、最も大きな妨害を対象となる
画素に与える電圧波形を隣接信号電極に加える実験を行
った。この最も大きな妨害を与える電圧波形とは、保持
期間Ｔｔ、中にＶＯとなる電圧波形、すなわち隣接信号
電極につながるすべての画素をオフとする電圧波形であ
る。

その実験の結果、電圧ＶＬＣの波形は変らず、画像上で
オフ状態となっている対象画素の輝度も変動がなかった
。また、そのときの電圧ＶＬＣの値を調べたところ、隣
接信号電極からのクロストークとして、第６図（ｄ）に
実線で示すような微小な波形しか、同図（ｃ）の波形し
こ加わっていないことがわかった。

以上説明した、本発明の第１の実施例である液晶ディス
プレイパネルとの比較のために、従来の液晶ディスプレ
イパネルに対しても、最も不利なオン状態で対象となる
画素を駆動し、かつ最も大きな妨害をその画素に与える
ような電圧波形を隣接信号電極に加える実験を、第５図
の例の場合と同様に行った。

その実験の結果、画像上のオン状態となっている対象画
素の輝度は、第５図の例の場合よりも低下していた。ま
た、電圧ＶＬＣの値を調べたところ。

隣接信号電極からのクロストークとして、第５図（ｄ）
に点線で示すような初期値（規格化値）が約−０，１の
緩い減衰波形が、同図（ｃ）の波形に加わっていること
がわかった。これにより、従来例では、電圧ＶＬＣの値
が本実施例より約２０％あまり低下していることがわか
り、前述の寄生容１１　Ｃ（Ｉ　Ｐによる信号電極と画
素電極との結合がクロストークの大きな原因となってい
ることがわかった。このことは、本実施例ではクロスト
ークに強くなり１画像表示内容に依存して輝度が変動す
るという問題が解決できることを示している。

次いで、従来の液晶ディスプレイパネルに対して、最も
不利なオフ状態で対象となる画素を駆動し、かつ最も大
きな妨害をその画素に与えるような電圧波形を隣接信号
電極に加える実験も、前述した第６図の例の場合と同様
に行った。

その実験の結果、対象画素のオフの状態は、第６図の例
の場合よりも劣化し、画像上では完全な黒ではなく、わ
ずかに灰色がかった色合いとなった。また、電圧ＶＬＣ
の値を調べたところ、隣接信号電極からのクロストーク
として、第６図（ｄ）に点線で示すような初期値（規格
化値）が杓子〇、１の緩い減衰波形が、同図（Ｃ）の波
形に加わっていることが明らかになった。すなわち、オ
ン状態のときのほぼ２０％を越える電圧が、電圧ＶＬＣ
として液晶に印加されており、この電圧の印加によって
液晶の漏れ光が大きくなっていることが判明した。

さらに、従来の液晶ディスプレイパネルに対して、最も
不利なオフ状態で対象となる画素を駆動し、隣接信号電
極にはその画素に妨害を与えないような電圧波形を加え
る実験も行った。

その実験の結果、電圧ＶＬＣの波形には、初期値（規格
化値）が約０．０２の緩い減衰波形が余計に加わってお
り、電圧ＶＬＣの値が規格化値で０．０３４に達してい
たにのことから、従来例では、対象となる画素を駆動す
る走査電極の電圧以外に、寄生容ＢＩ　Ｃｓ　ｐ　’　
による結合によって隣接走査電極の電圧を拾っているこ
とがわかった。

従来例において、対象となる画素の輝度を一定とする中
間調表示を行おうとする場合、実際には隣接画素の表示
状態に依存して対象となる画素の輝度は変動してしまう
が、この現象も、寄生容量ｃ　ｓｐ’　による結合によ
って隣接走査電極の電圧が、また寄生容量Ｃｄｐによる
結合によって隣接信号電極の電圧が、それぞれ漏れ込む
ことによるものである。すなわち、輝度変動の原因とな
る寄生容量Ｃａｐおよびｃ　ｓｐ’は、従来例では、そ
れぞれ約０．０５６ｐＦ、約０．０５７ｐＦに達しティ
るが、本実施例においては、対応するｃｄ、’　とｃ　
、　Ｐ”’は、それぞれ０．００６ｐＦ、０．００２ｐ
Ｆに減少している。

上記のように、寄生容量が従来例では大きく。

本実施例では減少しているのは、上板７と下板１との間
が比誘電率約１０の液晶で満たされているので、従来例
では９画素境界部を中心に１画素電極と走査電極との間
および画素電極と信号電極との間に生じる容量が問題と
なる程度に大きくなるのに対し１本実施例では、シール
ド電極を設けたことによって、画素電極に対する走査電
極および信号電極からの結合が小さくなっているためで
ある。

実施例　２：第７図は本発明の第２の実施例を示すもので、第７図（
ａ）は該実施例における画素の一つを拡大して示した平
面図、同図（ｂ）、（Ｃ）、（ｄ）はそれぞれ第７図（
ａ）のＡ−Ａ’力方向１３−Ｅ’力方向ｃ−ｃ、’方向
の断面を示す断面図である。

なお、第７図において、第２図と同一の部分は同一符号
を付しである。

本実施例が第１の実施例と異なる点は、二端子型素子８
の周囲にはシールド電極１２が形成されていないことで
ある。本実施例でも、第１の実施例と同様な効果がある
が、複雑さがやや減少する利点がある。

実施例　３：第８図は本発明の第３の実施例を示すもので、第８図（
ａ）は該実施例における画素の一つを拡大して示した平
面図、同図（ｂ）、（ｃ）、（ｄ）はそれぞれ第８図（
ａ）のＡ−Ａ’力方向　Ｂ−Ｉ３’方向、ｃ−ｃ’力方
向断面を示す断面図である。

なお、第８図において、第２図と同一の部分は同一符号
を付しである。

本実施例が第１の実施例と異なる点は、二端子型素子８
を設けた側の画素電極２と走査電極９との間にはシール
ド電極１２が形成されていないことである。そのため、
本実ｍ例では、その部分で、画素電極２と走査電極９と
の間隔を１０〜２０岬に近づけることができ、前述の第
１および第２の実施例に比べて、やや開口率（１ピッチ
部分面禎に対する画素電極面積の百分率）が広がる。す
なわち、第１の実施例の説明で比較に用いた従来例では
、開口率が７９％であったものが、第１、第２の実施例
ではそれぞれ５５％に低下していたが、本実施例では６
２％と若干大きくなっている６この第３の実施例では、
走査電極９と画素電極２との間の寄生容量が従来のＣ５
Ｐであり、第４図（ａ）、（ｂ）における走査電極と画
素電極間の容量が増加し１等価的には二端子型素子の並
列容量が増加する。この場合、他の隣接走査電極や隣接
信号電極への印加電圧によるクロストークの影響はない
が、第５図に示した電圧波形のうち、同図（ｃ）の電圧
ＶＬＣにて保持期間Ｔｈにおける初期の落ち込みが若干
大きくなり、最も不利なオン状態における画素の輝度が
さらに下がる傾向もある。

すなわち、前述の第１、第２の実施例に比べて、オン状
態のとき、中間調表示時の輝度の表示内容による変動が
大きくなる傾向が現れる点で、若干問題がある。

実施例　４：次に、本発明の第４の実施例を第９図、第１０図を用い
て説明する９第９図は該実施例の液晶ディスプレイパネ
ルを示す斜視図、第１Ｑ図（、）は第９図における画素
の一つを拡大して示した平面図、同図（ｂ）、（ｃ）、
（ｄ）はそれぞれ第１０図（ａ）のＡ−Ａ’力方向１３
−Ｂ’力方向Ｃ−Ｃ′力方向断面を示す断面図である。

本実施例は、前記第３の実施例の弱点を補うものである
が、同様の手段は前述の第１、第２の実施例にも適用で
きるものであり、より性能を向上し得るものである。

本実施例が前記第３の実施例と異なる点は、走査電極９
および二端子型素子８の上に、土としてポリイミドから
なる充填体１１を設けたことである。この充填体１１は
、塗布（回転塗布またはローラ塗布）→加熱硬化→ホ１
〜エツチングの工程によって形成されている。この充填
体１１の比誘電率は約３であり、当該部分を比誘電率約
１０の液晶から置き換えたことによる効果で、走査電極
９と画素電極２の間の寄生容量Ｃｓｐは、０．００５７
ｐＦから０．００２ＰＦに低下し。

オン状態における中間調表示時の輝度の表示内容による
変動を抑えることができる。すなわち、第３の実施例の
説明で指摘した弱点が補強されている。

本実施例の効果は、まず、寄生容量の低減については第
１、第２の実施例とほとんど変らず、方、開口率が若干
大きいことでは有利である。また、第１０図（ｃ）のよ
うに、充填体１１の厚さを液晶ギャップの寸法とするこ
とにより、ギャップ寸法精度を十分高くすることができ
る。さらに、充填体１１を、上板７と下板１との貼り合
わせ時まで、完全硬化することなく接着性を残しておけ
ば、貼り合わせ後の加熱硬化の完了時には、充填体１１
により各画素ごとに上板７と下板１とをつなぎ止めるこ
とができるので、液晶ディスプレイパネル自体の重みに
よるたわみに起因して生じるギャップ変動も防止できる
。その結果１画面内での階調の変動を防止することがで
きる。

なお、上記充填体１１は、隣接信号電極との間には存在
しないようにして、液晶の流動を妨げないようにしてお
く。このようにすることにより、液晶５のディスプレイ
パネル全面にわたる注入が可能となる。

実施例　５：第１１図は本発明の第５の実施例を示すもので、第１１
図（ａ）は該実施例における画素の一つを拡大して示し
た平面図、同図（ｂ）、（ｃ）、（ｄ）はそれぞれ第１
１図（ａ）のＡ−Ａ’力方向Ｂ−Ｂ′方向、Ｃ−Ｃ’力
方向断面を示す断面図である。

本実施例では、前記第４の実施例とは異なり、第１０図
に示した保護膜３が省略され、充填体１１が二端子型素
子８の保護膜の役目を兼ねている。このことにより１本
実施例の効果としては。

前記第１ないし第４の実施例と同様な効果が得られ、し
かも、工程が簡略化される利点がある。

以上述べた第４および第５の実施例の説明では。

充填体１１の存在するところは二端子型素子８の置かれ
た走査電極９の部分に限られていたが、隣接信号電極に
接する画素境界部にも充填体１１を設けることは差し支
えない。こうすれば、画素電極と隣接信号電極との間の
寄生容量は一層小さくなる。

また、前述の第１ないし第５の実施例の説明では、信号
電極６の幅を画素電極２のφ５と一致させて１３４　ｐ
ｒｎとしていたが、必ずしもその必要はなく、例えば１
５４μｍとしてもよい。こうすれば、信号電極６の抵抗
を高くしないという点では、かえって有利である。

〔発明の効果〕

本発明によれば、第４の電極（シールド電極）を設けた
ことにより、画素電極と走査電極、隣接走査電極、隣接
信号電極との間の寄生容量を従来の１０％近くに減少さ
せることができ、また、隣接信号電極、隣接走査電極の
電位変化の影響を受けないように画素電極をシールドす
ることができる。従ってクロストークが少なくなるため
、コントラストの劣化や中間調表示での狂いもなくなり
。

高精細な液晶ディスプレイパネルを実現することができ
る。

また、特にスイッチング素子として、大画面に数多く形
成しても歩留まりの低下が少なく工程数の少ないという
特長をもつ二端子型素子を用いた場合には１画質の劣化
がなく高精細な大画面の液晶ディスプレイパネルの褒造
が可能であるため、従来は非常な高価が予想され、実現
性に乏しいと見られていた２０インチ級あるいはそれ以
上の大画面で高精細な液晶ディスプレイパネルの実現が
期待できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の液晶ディスプレイパネ
ルを示す斜視図、第２図は第１図における画素の一つを
拡大して示した平面図およびその各断面図、第３図は第
１の実施例においてシールド電極を設けなかった場合の
寄生容量を説明するための等価回路図、第４図は第１の
実施例における寄生容量を説明するための等価回路図、
第５図および第６図は第４図における走査電極および信
号電極に印加される電圧波形とそれに伴って液晶に加え
られる電圧波形の一例を示す電圧波形図、第７図は本発
明の第２の実施例における画素の一つを拡大して示した
平面図およびその各断面図。第８図は本発明の第３の実施例における画素の一つを拡
大して示した平面図およびその各断面図、第９図は本発
明の第４の実施例の液晶ディスプレイパネルを示す斜視
図、第１０図は第９図における画素の一つを拡大して示
した平面図およびその各断面図、第１１図は本発明の第
５の実施例における画素の一つを拡大して示した平面図
およびその各断面図である。符号の説明１・・・下板３・・・保譲膜５・・・ｗＩｃ鼻７・・上板９・・・走査電極１２・・・シールド電極２・・画素電極４．４′・・・配向膜６・・信号電極８・・・二端子型素子１１・・・充填体

Claims

【特許請求の範囲】１、一方の面に、少なくとも、第１の方向に向かって延
びる複数の走査電極と、各走査電極の間にそれぞれ該走
査電極に沿って複数個ずつ配され、各々がほぼ四角形状
をなした、透明な複数の画素電極と、各画素電極と各々
の画素電極における隣接する２本の走査電極のうちの１
本との間にそれぞれ接続される複数のスイッチング素子
とが形成された第１の透明板、および一方の面に、前記
画素電極に対向する複数の対向電極が形成された第２の
透明板を有し、前記第１の透明板の前記走査電極、画素
電極およびスイッチング素子が形成されている第１の面
と、前記第２の透明板の前記対向電極が形成されている
第２の面とを対向させ、両者の間の空間に液晶を注入し
、封止してなる液晶ディスプレイパネルにおいて、走査
電極と画素電極とを接続している前記スイッチング素子
の部分を除いた前記第１の面上の画素電極の周囲に、外
部回路と接続可能な、走査電極、画素電極または対向電
極に次ぐ第４の電極を設け、かつ、該第４の電極に、走
査電極電位または画素電極電位から独立した電位を設定
しうるようにしたことを特徴とする液晶ディスプレイパ
ネル。２、請求項１に記載の液晶ディスプレイパネルにおいて
、第４の電極を、接地電位に接続されたシールド電極と
したことを特徴とする液晶ディスプレイパネル。３、請求項１または２に記載の液晶ディスプレイパネル
において、画素電極の周囲のうち、スイッチング素子の
設けられた側の一辺に接する部分には、第４の電極を設
けないことを特徴とする液晶ディスプレイパネル。４、請求項１ないし３のいずれか１項に記載の液晶ディ
スプレイパネルにおいて、スイッチング素子が設けられ
た側の画素電極の一辺に面する走査電極の上と該スイッ
チング素子の上に、液晶よりも比誘電率の小さい物質か
らなる充填体を、少なくとも隣接信号線部と等しい高さ
で連続していないように設けたことを特徴とする液晶デ
ィスプレイパネル。５、請求項４に記載の液晶ディスプレイパネルにおいて
、充填体の最大高さが、互いに対向する第１の面と第２
の面との間隙の寸法を規定するようにしたことを特徴と
する液晶ディスプレイパネル。