JPH02196318A - 多機能アナログ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、アナログ・ディジタル変換装置に関する。

〈従来の技術〉 従来より多チャンネルのアナログ信号をそれぞれディジ
タル変換し、その変換データをメモリに格納するアナロ
グ・ディジタル変換装置（以下アナログ・ディジタル変
換をＡＤ変換と略す）かある。このようなＡＤ変換装置
は、多チャンネルの入力信号を一定周期でモニタする機
能を倫えている。

〈発明が解決しようとする課題〉 しかしながら、ある入力信号を高速にＡＤ変換して計測
する場合には、入力チャンネルの少ない回路と、個別の
カードまたは回路とを用意する必要があった。

また多チャンネル入力をモニタする場合あるいは特定チ
ャンネルの人力を計測する場合のいずれの場合でも、Ａ
Ｄ変換したデータは中央処理装置が読み取るか、または
専用のデュアルポートメモリのようなメモリを設けＡＤ
変換したデータをここに一時的に保管しておき、必要に
応じて中央処理装置が読み出すという方式が採られてい
る。

しかし、中央処理装置が読み取る場合は中央処理装置の
パフ４−マンスが低下するという問題があり、また専用
のデュアルボー１へメモリのようなメモリを設ける場合
には余計なメモリを必要とするという問題があった。

本発明の目的は、このような点に鑑みてなされたもので
、１つのＡＤ変換回路の使用で、多チャンネル入力（Ｓ
　Ｍのモニタと、チャンネル固定での入力信号の計測を
行なうことができる多機能のＡＤ変換装置を提供するこ
とにある。

く課題を解決するだめの手段〉 このような目的を達成するだめの本発明は、多チャンネ
ル入力信号モニタのときにアナログマルチプレクサにチ
ャンネル選択用のアドレスを１共給するアドレスカウン
タと、 特定チャンネル入力信号モニタのときにアナログマルチ
プレクサに固定チャンネル選択用のアドレスを供給する
ラッチと、 アナログマルチプレクサの出力をディジタル変換したデ
ータ数をカウントすると共に、ディジタル変換を開始す
る１〜リカを周期的に発生ずる機能を有するタイマ／カ
ウンタと、 ディジタル変換後のデータを前記メモリにＤＭＡ転送す
る際のバス使用権を調停するためのバスアービタと、 ＤＭＡ転送用の転送アドレスを決定するアドレスカウン
タ回路 を具備したことを特徴とする。

く作用〉 本発明では、多チャンネルモニタの場合には、アドレス
カウンタ出力のアドレスによりアナログマルチプレクサ
を切り換えてディジタル変換し、得られた各チャンネル
のデータをＣＰＵのメインメモリの特定アドレスに対応
させその都度ＤＭＡ転送によりメモリの特定アドレスに
格納する。この動作は一定周期で行われ、しながって、
メインメモリには最新のデータのみが格納されているこ
とになる。

また１チャンネルモニタの場合には、ラッチ出力のアド
レスによりアナログマルチプレクサで特定のチャンネル
の信号のみを選択し、その入力信号をディジタル変換し
、ＤＭＡ転送によりメインメモリの任意のアドレスより
変換データを格納してゆき、予めタイマ／カウンタに指
定されたサンプル数分になるとディジタル変換を終了す
る。

〈実施例〉 以下図面を参照して本発明の詳細な説明する。

第１図は本発明に係る多機能ＡＤ変換装置の一実施例を
示す要部構成図である。図において、］は多チャンネル
の入力を択一的に選択するアナログマルチプレクサで、
アドレス（例えばＡＯ〜Ａ３の４ビツト）を指定するこ
とにより、それに対応したチャンネルスイッチが選択さ
れオンになるように構成されている。

２は外部信号に応じてアナログマルチプレクサ１の出力
をサンプリングしホールドするサンプルホールダ、３は
サンプルポールタ２の出力をＡＤ変換するＡＤ変換器、
４はＡＤ変換器の出力を保持するラッチ、５はアナログ
マルチプレクサ１に与える固定アドレスを保持するラッ
チで、その固定アドレスは図示しない中央処理装置（以
下ＣＰＵという）よりデータバス１０を介して与えられ
る。

６はアナログマルチプレクサ１に与える多チャンネル選
択用のアドレスを出力するアドレスカウンタで、初期値
はデータバス１０を介してＣＰＵより与えられ、外部ク
ロックによりカウントアツプする。このアドレスカウン
タ６は、自身のりップルキャリーアウトにクロック同期
をかけた信号でクリアされ初期値に戻るようになってい
る。

なお、アナログマルチプレクサ１は、チャンネル固定で
計測を行なう場合にはラッチ５の固定アドレスで動作し
、多チャンネルをモニタする場合にはアドレスカウンタ
６か出力するアドレスで動作する。

７はＡＤ変換器３に対するスタート信号を発生ずるタイ
マ／カウンタである。８はバスアービタで、ＡＤ変換器
３より変換動作完了の信号を受けると、ＣＰ　１．Ｊに
対しバスの制御権を渡すよう要求信号（ＢＲ）を出力し
、その後バス制御権調停を行なう。また、バスの制御権
を獲得するとメインメモリ（通常ＲＡＭで構成されるか
、ここでは図示しない）に対しライ１−（ＷＲＩＴＥ）
パルスを送る。

９はアドレスカウンタ回路で、直接メモリアクセス（Ｄ
ＭＡ）転送時のアドレスを送出するものである。１０は
ＣＰＵに接続されたデータバス、１１はＣＰＵに接続さ
れたアドレスバスである。

このような構成における動作を第２図のタイムチャー１
・を参照して次に説明する。

（１）多チャンネル入力のモニタ動作の場合アナログマ
ルチプレクサ１はアドレスカウンタ６の出力アドレスに
基づいてスイッチの切り換えを行う。第２図ではマルチ
プレクサのアドレスか最初ｎとなっている場合を示して
いる。そして、タイマ／カウンタ７を初期化すると共に
そのカウンタ部の設定は行わず、ＣＰＵに割り込みか発
生しないようにする。また、アドレスカウンタ回路９は
クリアし初期状態にしておく　（ｃｐｕのアドレスのビ
ット幅か大きい場合は、上位アドレスを固定として、メ
モリアドレスが選択できるようにしておく）。

ＡＤ変換器３に対するスタート信号か外部（ＣＰＩＪｔ
たはタイマ／カウンタ７）より入力され（第２図の（４
））、続いてトリｌ信号が入力されると（第２図の（５
））、サンプルホールド２での入力信号のサンプルホー
ルドか行われる。ホールドした時点でＡＤ変換器３がそ
の値をＡＤ変換する。

ＡＤ変換終了と同時に変換データはラッチ４に保持され
、またＡＤ変換終了信号によりバスアービタ８はＣＰ　
ＬＪに対してバス制御権の要求を行なう。バス制御権が
獲得できると、アドレスカウンタ回路９はＤＭＡの転送
先アドレスをアドレスバス１１に送出した後ＲＡＭへの
ライト（ＷＲＩＴＥ　）パルスを出力する。アドレスカ
ウンタ６および°アドレスカウンタ回路９は、このライ
トパルスによりカウントアツプする。この場合の更新Ｄ
ＭＡアドレスは、ＡＤ変換器３のＥット長が１ワード（
２バイト）であるなめ図示のようにｍ、ｍ十２ｍ＋４．
、、、と２ずつ増加する。

データのライｌ〜が終了するとバスアービタ８ではバス
の制御権を開放し、他方マルチプレクサ１には更新され
たアドレスがアドレスカウンタ６から与えられる。続い
て、ＣＰ’ＬＪ側からのＡＤＩ−り力信号（第２図の（
５））が与えられると、上記と同様の動作が行われ、こ
のようにしてストップチャンネルまでの計測およびＤＭ
Ａ転送が繰り遅される。

なお、カウンタ６のリップルキャリイアウドをクロック
同期しＤＭＡ用のアドレスカウンタのクリア端子に入力
するように構成すれば、マルチプレクサの入力チャンネ
ルとＤＭＡの転送アドレスは１対１で対応する。すなわ
ち、メインメモリの固定アドレスに特定のアナログ入力
の最新データを格納することができ、ＣＰＵはモニタ動
作においてはこの格納データをモニタするたけで済む。

（２）次に、１チャンネル固定計測モードの場合マルチ
プレクサ１のアドレスにはラッチ５の出力か与えられる
。この場合アドレスカウンタ６は動作禁止状態にしてお
く。ラッチ５には、計測したい入力チャンネル番号がＣ
Ｐ　ｔＪからデータバス１０経由で書き込まれる。また
、タイマカウンタ７のカウンタ部には取り込みたいサン
プル数か設定される。

このような状態において、上記（１）の場合と同様に、
ＡＤ）リカ信号を入力するとＡＤ変換およびＤＭＡ転送
が行なわれる。タイマ／カウンタ７およびアドレスカウ
ンタ回路９はサンプル数をカウントし、終了条件を判定
する。終了していなければアドレスカウンタ回路９ては
カウントアツプし、次のＡＤ変換トリガ信号を待つ。終
了条件を満足した場合には、トリカ信号の入力を禁止し
、ＡＤ変換を終了させると共にＣＰＵに対しタイマ／カ
ウンタ７のカウンタの出力により割り込みをかけ、ＡＤ
計測終了を知らせる。この場合タイマ／カウンタ７には
サンプル数を任意に設定でき、最大サンプル数はタイマ
／カウンタ７の最大設定値、またはアドレスカウンタ回
路９のピッ１−幅により決定される。

また、アドレスカウンタ回路９のカウンタも初期設定で
きるような構成とすれば、データ格納アドレスも任意に
設定することができる。

〈発明の効果〉 以上詳細に説明したように５本発明によれば、ＡＤ変換
装置における多チャンネル入力のモニタと１チャンネル
固定での連続計測を１つのＡＤ変換器の使用で実現でき
、それによって部品数の低減、ＡＤ変換装置部の実装面
積を縮小させることかできる。

また、ＤＭＡ転送を実現さぜなことにより、ＡＤ変換時
のＣＰＵのパフ間−マンス低下を抑えると共に、従来は
ＡＤ変換データの格納用の専用メモリを用意していたの
に対してこれか不要となったことから回路の簡単化、コ
ス１への削減に役立つという効果かある。

【図面の簡単な説明】

第１図は本発明に係る多機能ＡＤ変換装置の一実施例を
示す要部構成図、第２図は動作説明用のタイムチャート
である。 １・・・アナログマルチプレクサ、２・・・サンプルポ
ールタ、３・・・ＡＤ変換器、４．５・・・ラッチ、６
・・・アドレスカウンタ、７・・・タイマ／カウンタ、
８・・・バスアービタ、９・・・アドレスカウンタ回路
、１０・・データバス、１１・・・アドレスバス。

Claims (1)

1. 【特許請求の範囲】 一定の周期でアナログマルチプレクサにより多チャンネ
   ルのアナログ信号をチャンネル順に選択してディジタル
   変換する機能、および特定の１チャンネルのアナログ信
   号を繰返しディジタル変換する機能を持ち、変換したデ
   ータは中央処理装置のメインメモリに取り込まれるよう
   に構成された多機能アナログ・ディジタル変換装置であ
   って、多チャンネル入力信号モニタのときに前記アナロ
   グマルチプレクサにチャンネル選択用のアドレスを供給
   するアドレスカウンタと、 特定チャンネル入力信号モニタのときに前記アナログマ
   ルチプレクサに固定チャンネル選択用のアドレスを供給
   するラッチと、 前記アナログマルチプレクサの出力をディジタル変換し
   たデータ数をカウントすると共に、ディジタル変換を開
   始するトリガを周期的に発生する機能を有するタイマ／
   カウンタと、 前記ディジタル変換後のデータを前記メモリにＤＭＡ転
   送する際のバス使用権を調停するためのバスアービタと
   、 前記ＤＭＡ転送用の転送アドレスを決定するアドレスカ
   ウンタ回路 を具備したことを特徴とする多機能アナログ・ディジタ
   ル変換装置。