JPS62133A

JPS62133A - Ａｄ変換器

Info

Publication number: JPS62133A
Application number: JP4878386A
Authority: JP
Inventors: Masahiro Takeda; 武田　雅弘
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-03-06
Filing date: 1986-03-06
Publication date: 1987-01-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ＡＤ変換器に関するものであり、更に詳述す
るならば、複数入力を持つＡＤ変換器のの改良に関する
ものである。

従来の技術従来、アナログ入力チャネルを複数持つＡＤ変換器は、
外部からそのアナログ入力チャネルの選択をその都度設
定できる構成となっていた。

第３図は、マイクロコンピュータインタフェースをもつ
、そのようなＡＤ変換器の一例のブロック図である。チ
ャネル切換部１は、複数の入力チャネルＡｏ＝Ａ−を有
し、その内の１チヤネルを選択してそのアナログ信号を
ＡＤ変換器２に出力する。そのＡＤ変換器２の出力は、
出力バッファ４に接続されている。そして、その出力バ
ッファ４の出力には、データ入出力線りが接続されてい
る。

更に、チャネル切換部１を制御するためのチャネル切換
制御部９が設けられ、そのチャネル切換制御部９は、デ
ータ入力入出力線りを介して、外部の例えばマイクロコ
ンビコータに接続され、そのマイクロコンピュータに制
御されるようになされている。

従って、第３図のＡＤ変換器においては、データ入出力
線りを通してチャネル選択データがチャネル切換制御部
９にセットされると、チャネル切換部１がアナログ入力
チャネルＡ　ｏ　＝　Ａ−を切換え、ＡＤ変換部２に出
力する。従って、アナログ入力チャネルの選択がマイク
ロコンピュータによって任意に行える。しかし、入力チ
ャネルを切換る場合は、その都度チャネル選択データを
マイクロコンピュータなどの外部回路から入力する必要
がある。また一定間隔でＡＤ変換を行う場合は、外部回
路によって時間の管理を行う必要がある。

そのため、チャネル切換、時間管理等による外部回路す
なわちマイクロコンピュータの負担が大きいという問題
があった。

発明が解決しようとする問題点このように、従来のＡＤ変換器は、アナログ入力チャネ
ルの選択が任意に行える反面、チャネル切換、時間管理
等による外部回路の負担が大きかった。

そこで、本発明の目的は、このような欠点を除き、マイ
クロコンピュータなどの外部回路の負担を軽減したＡＤ
変換器を提供することにある。

問題点を解決するための手段すなわち、本発明によるならば、複数の入力チャネルを
有し該入力チャネルを介して送られてきた複数のアナロ
グ信号を選択して出力するチャネル切換手段と、該チャ
ネル切換手段の出力を受けてＡＤ変換するＡＤ変換手段
とを具備するＡＤ変換器において、前記アナログ入力チ
ャネルの選択及び変換サイクルを記憶する記憶手段と、
該記憶手段に記憶された内容に従って前記チャネル切換
手段を制御して選択した入力チャネルのアナログ信号を
選択して前記ＡＤ変換手段に出力させる制御手段とが具
備される。

罫浬上記した本発明によるＡ’Ｄ変換器では、チャネル選択
データ及び各チャネルごとの変換サイクルデータが、第
１の記憶手段に記憶される。その記憶されたデータに基
づいて制御部は、チャネル切換手段を制御して、選択し
たチャネルのアナログ信号を、設定された変換サイクル
でＡＤ変換手段に出力させる。その結果、ＡＤ変換手段
は、入力アナログ信号をデジタル信号に変換して出力し
、そのデジタル信号を受ける第２の記憶手段は、各チャ
ネルごとにデジタル信号を記憶し且つ出力する。

かくして、ＡＤ変換器は、外部回路から第１の記憶手段
に必要なデータを記憶させておくだけで、アナログ入力
チャネルの選択を任意に行うことができる。一方、ＡＤ
変換動作は、外部回路による制御の必要なく、制御部に
よって実施される。従って、外部回路は、チャネル切換
、時間管理等の指示をその都度出力する必要なく、外部
回路に負担は著しく軽減される。

実施例次に、本発明の実施例を添付図面を参照して詳細に説明
する。

第１図は、本発明を実施したＡＤ変換器のブロック図で
ある。図示のＡＤ変換器は、従来のＡＤ変換器と同様に
、チャネル切換部１とその出力を受けるＡＤ変換部２と
を具備している。そのΔＤ変換部２の出力は、変換デー
タ記憶部３の各格納部の入力に接続されている。そして
、その変換データ記憶部３の出力は、出力バッファ４に
接続され、その出力は、データ入出力線りに接続されて
いる。一方、チャネル切換部ｌの複数の入力は、サンプ
ルホールド回路５゜、５１　・・・５ｎを介して複数の
入力チャネルＡ。、Δ１　・・・Ａ、に接続されている
。

更に、データ入出力線りには、記憶部８の各レジスタ８
Ｇ、８１　・・・８ｏの入力が接続されており、それら
レジスタ８゜、８．・・・８ｈの出力は、ラインａＯ、
ａ＋　　・・・ａｎを介して制御部７に並列に接続され
ている。そして、その制御部７は、ラインａ°。、ａ′
醒・・ａ′。を介してタイマ部６の各分周器６゜、６．
・・・６．、にプリセット値を出力する。それら分周器
６゜、６Ｉ　・・・６ｎには、制御部７よりクロック信
号がラインｂを介して供給される。分周器の出力は、タ
イミング信号Ｃｏ　、ｃ、　　・・・ｃ、として、対応
するサンプルホールド回路５゜、５１　・・・５ｏと制
御部７に内蔵のタイミング制御部７Ａとに出力される。

そのタイミング制御部７Ａは、タイミング信号Ｃｏ　Ｓ
Ｃ＋　　・・・Ｃｎに応答し且つ制御部に制御されて、
チャネル切換部１と変換データ記憶部３とにチャネル指
定信号を出力すると共に、ＡＤ変換器２にも変換開始信
号を出力する。

かかるＡＤ変換器は、次のように動作する。

チャネル選択データ及び各チャネルごとの変換サイクル
データが、データ入出力線りを介してマイクロコンピュ
ータのような外部回路から、記憶部８に供給され、記憶
部８のレジスタ８ｏ、８Ｉ・・・８ｏにチャネルごとに
記憶され、そして、ラインａ。ＳａＩ　・・・ａ、、を
介して制御部７に出力される。この記憶されたデータの
内の変換サイクルデータは、制御部７の制御の下に、変
換サイクルの時間を管理するタイマ部６の各分周器６゜
、６Ｉ　・・・６ｎに供給されて、カウントのプリセッ
ト値が設定される。

かくして、ＡＤ変換器の動作時、制御部７からのクロッ
ク信号すをカウントする各分周器６゜、６１　・・・６
ｏは、設定されたカウント値まで達したとき、その出力
がアクティブとなり、それぞれタイミング信号Ｃ８、Ｃ
１・・・Ｃｎとして、対応するサンプルホールド回路５
゜、５１　・・・５ｏと制御部７に内蔵のタイミング制
御部７Ａとに出力される。

そのタイミング信号を受けた各サンプルホールド回路５
．，５．　　・・・５１は、アナログ入力チャネルＡ。

ＳＡ＋　　・・・Ａ、上のアナログ信号をサンプルした
のちただちにホールド状態になる。

同時に、制御部７に内蔵のタイミング制御部７Ａは、そ
のタイミング信号Ｃ６，Ｃ＋　　・・・Ｃ０により当該
チャネルのアナログ信号がサンプルされたことを検出し
て、チャネル指定信号をチャネル切換部１と変換データ
記憶部３とに出力し、更に、ＡＤ変換器２に変換開始信
号を出力する。その結果、チャネル切換部１は、指定さ
れたチャネルの入力をＡＤ変換器２に出力し、一方、変
換データ記憶部３は、そのＡＤ変換部の出力を指定され
たチャネルのための格納部に記憶する状態になる。

かくして、そのアナログ出力を受けるＡＤ変換器２は、
変換開始信号に応答して変換を開始し、その変換が終了
すると変換デジタル信号が出力され、変換データ記憶部
３の指定された格納部に記憶される。

その変換データ記憶部３に記憶されたデータは、データ
出力バッファ４を通してデータ人出力線りへ出力される
。

次に、アナログ入力チャネルＡｏ１Ａｌ　・・・Ａ、、
の内の入力チャネルＡｏ及びＡ１をそれぞれサイクルす
なほち周期１及びｍで変換する場合について、第２図の
タイミングチャートを参照して説明する。まず、外部の
マイクロコンピュータから、入力チャネルＡ。を周期β
でＡＤ変換すること及び入力チャネルＡ１を周期ｍでＡ
Ｄ変換することを指定するチャネル選択データ及び変換
サイクル設定データが、データ人出力線りを介して記憶
部８に供給され、記憶部８のレジスタ８゜及び８１に記
憶される。そして、変換周期ｌ及びｍは、制御部７の制
御の下に、変換サイクルの時間を管理するタイマ部６の
各分周器６ｏ及び６．に供給されて、分周器６゜及び６
．は、第２図に示すように、それぞれ周期ｌ及びｍでタ
イミング信号を発生するように設定される。

タイミング信号Ｃ８を受けたサンプルホールド回路５ｏ
は、タイミング信号Ｃ８がアクティブすなわちハイレベ
ルにある間、アナログ入力チャネルＡｏのアナログ信号
をサンプルし、タイミング信号ＣＧがローレベルにある
間ホールド状態になる。一方、タイミング信号Ｇｏの立
下がりで応して、タイミング制御部７Ａは、ラインｄを
介してチャネル切変回路１にチャネルＡ。を選択させ且
つ変換データ記憶部３の指定されたチャネルのための格
納部を書込み可能状態におき、ラインｅを介して変換開
始信号をＡＤ変換器２に出力する。

その結果、ＡＤ変換部の変換動作期間の終了後、変換さ
れたデジタル信号が変換データ記憶部４に出力され、チ
ャネルＡｏの格納部に記憶される。

更に、タイミング信号Ｃ１を受けたサンプルホールド回
路５Ｉは、タイミング信号Ｃ２がノ１イレベルにある間
、アナログ入力チャネルＡ＋　のアナログ信号をサンプ
ルし、タイミング信号Ｃ１がローレベルにある間ホール
ド状態になる。そのタイミング信号Ｃ＋の立下がりで応
して、タイミング制御部７Ａは、ラインｄを介してチャ
ネル指定信号を出力する。その結果、チャネル期変回路
１はチャネルＡ。からチャネルＡ１に切り替わり、変換
データ記憶部３もチャネルＡ＋　に対応する格納部を書
込み可能状態にあく。一方、ラインｅを介して変換開始
信号がＡＤ変換器２に出力され、変換動作期間の終了後
、変換されたデジタル信号が変換データ記憶部３に出力
され、チャネルＡ１の格納部に記憶される。

以上の動作が交互に繰り返されて、入力チャネルＡｎ及
びＡ１のアナログ信号が、それぞれ周期ｌ及びｍで変換
されて、出力バッファ４から出力される。

発明の詳細な説明したように、本発明によれば、チャネル選択デー
タ及びその変換サイクルを１度セットするだけで、チャ
ネルの切換えが自動的に、かつ一定サイクルで行なわれ
る。また、変換データが各チャネルごとに記憶されてい
るため、必要な時に変換データを読み出すことが自由に
できる。其故、外部回路の負担を著しく軽減でき、従っ
て、本発明によるＡＤ変換器をマイクロコンピュータと
接続する場合はマイクロコンピュータの負担が軽減され
、ひいては、システムのパフォーマンスの向上につなが
る。

【図面の簡単な説明】

第１図は、本発明を実施したＡＤ変換器のブロック図、第２図は、第１図のＡＤ変換器の１つの動作例を示すタ
イミングチャート図、第３図は、従来のＡＤ変換器の一例のブロック図である
。（主な参照番号）Ａ、、Ａ、・・・Ａｎ・・アナログ入力チャネルＤ・・
データ人出力線　　ｌ・・チャネル切換部２・・ＡＤ変
換部　　３・・変換データ記憶部４・・データ出力用バ
ッファ５、．５．・・・５．、・・サンプル・ホールド回路６
・・タイマ部　　　７・・制御部７Ａ・・タイミング制御部

Claims

【特許請求の範囲】

複数の入力チャネルを有し該入力チャネルを介して送ら
れてきた複数のアナログ信号を選択して出力するチャネ
ル切換手段と、該チャネル切換手段の出力を受けてＡＤ
変換するＡＤ変換手段とを具備するＡＤ変換器において
、前記アナログ入力チャネルの選択及び変換サイクルを
記憶する記憶手段と、該記憶手段に記憶された内容に従
って前記チャネル切換手段を制御して選択した入力チャ
ネルのアナログ信号を選択して前記ＡＤ変換手段に出力
させる制御手段とを有することを特徴とするＡＤ変換器
。