JPH02196347A - ランタイム監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ産業上の利用分野 一→−、Ｌト÷テ装置に関する。

（ｂｌ従来の技術 従来より種々の分野において、マイクロコンピュータを
用いた機器が数多く開発されている。

このようなマイクロコンピュータ機器を開発する際には
、特にプログラムの開発に長期間を要するのが常であり
、如何にバグのないプログラムを効率的に開発するかが
課題となっている。

一般にはマイクロコンピュータ機器のプログラムの開発
に際して、従来よりＩｃＥ（インサーキツト・エミュレ
ータ）などのマイクロコンビュー夕機器開発支援装置が
用いられている。

（Ｃ）発明が解決しようとする課題 上記１．　ＣＢは、ターゲットであるマイクロコンピュ
ータ機器のマイクロプロセツサをエミュレートする装置
であり、非常に高価であり、大型であった。しかも、マ
イクロコンピュータの通常の動作状態でのチエツクが困
難であった。さらに、■ＭＥハスやＭＵＬＴＩ−ＢＵＳ
などのシステムハスを用いて多数のマイクロコンピュー
タ機器を接続したシステムでは、物理的スペースの面が
らも、システム全体の動作状態でのチエツクはほとんど
不可能であり、プログラム・デバッグに多くの労力と時
間をかけているのが現状であった。

また通常動作中であっても、例えばプログラムの実行箇
所、計算値の変化状態あるいはＣＰＵの負荷の程度等を
確認することができれば通常動作中での動作チエツクが
容易となる。

この発明の目的は、安価で、小型で、動作中のターゲッ
トシステムにほとんど影響を与えずにデバッグおよびモ
ニタリングすることのできるランタイム監視装置を提供
することにある。

（ｄ１課題を解決するための手段 この発明は次の幾つかの要点を考慮して構成している。

（１）ターゲットシステムである機器制御用マイクロコ
ンピュータのプロセッサをＩＣＥで置き換えることなく
、そのまま用い、この機器制御用マイクロコンピュータ
の動作確認を行うチエツク専用の小型のプロセッサを前
記機器制御用マイクロコンピュータに何らかの方法で接
続し、デバッグまたはモニタに必要な大半の機能を負担
させれば良い。最近の半導体集積回路技術の進歩により
、１チツプマイクロコンピユータや１チツプマイクロプ
ロセツサなどは容易に利用できる環境にある。

（２）一般の各種プロセッサには、Ｎ　Ｍ　Ｉ　（ｎｏ
ｎ　ｍａｓｋａｂｌｅ　１ｎｔｅｒｒｕｐｔ）と言う、
割込み要求を禁止することのできない割込み端子を持っ
ている。しかもその割込み機能は、通常電源ダウン時の
処理などにしか使用されていないため、この割込み処理
によって比較的短いプログラムであるデバッグ用または
モニタ用処理プログラムを実行することはクーゲットシ
ステムに負担とならない。

（３）各種プロセッサの大半の機能は、メモリやＩｌｏ
やレジスタなどの読書きである。これらは、プロセッサ
の基本的機能であり、最小の時間で処理することができ
る。

（４）一般のＪＣＥなどに備えられているデバッグ機能
の多くは、デバッグを行う人間とのインターフェイスで
あり、ターゲットとするプロセソ勺に直接関係する機能
としては、メモリや■／○またはレジスタなどに対する
読み書きの機能のみである。

（５）ターゲットシステムであるマイクロコンピュータ
のプログラム開発には、高級言語を使用する場合が多く
、デバッグの大半はデータの確認作業により行うことが
できる。

の行われる機器制御用マイクロコンピュータと、この機
器制御用マイクロコンピュータとの間でデータの受け渡
しを行う監視用インターフェイスと、この監視用インタ
ーフェイスへ要求を出力し、前記監視用インターフェイ
スからのデータを受け取る端末装置とからなり、 前記機器制御用マイクロコンピュータに、最優先割込み
処理として、監視用インターフェイスより指示された制
御コードに応じたデータを監視用インターフェイスへ出
力する監視用処理プログラムを予め記憶する割込み処理
プログラム記憶手段を設け、 前記監視用インターフェイスに、前記端末装置からの要
求を受けて前記機器制御用マイクロコンピュータへ制御
コードを与えるとともに、最優先割込みをかける割込み
制御手段と、前記機器制御用マイクロコンピュータから
受け取ったデータを前記端末装置へ出力するデータ出力
手段を設けたことを特徴としている。

（ｅ）作用 この発明のランタイム監視装置においては、デハングの
行われる機器制御用マイクロコンピュータのプロセッサ
はＩＣＥによって置き換えられることなく、実際のプロ
セッサが用いられる。そして、最優先割込み処理がかけ
られたとき、監視用インターフェイスより指示された制
御コードに応じたデータを監視用インターフェースへ出
力する。前記インターフェイスは、割込み制御手段によ
り、端末装置からの要求を受けて、機器制御用マイクロ
コンピュータへ制御コードを与えるとともに最優先割込
みをかける。また、データ出力手段により、機器制御用
マイクロコンピユータから受げ取ったデータを端末装置
へ出ツノする。

前記機器制御用マイクロコンピュータの最優先割込み処
理は、監視用インターフェイスから指示された制御コー
ドに応じて、例えば指示されたメモリアドレスの内容を
読み出し、その内容を前記インターフェイスへ出力する
。このようなメモリからの読出機能は最小時間で処理す
ることができ、最優先割込処理は極めて短時間に終了す
る。したがって機器制御用マイクロコンピュータを実際
の状態とほとんど等しい動作状態でメモリなどの内容を
チエツクすることができる。また、監視用インターフェ
イスは、例えば３ｂｉｔ−１チツプマイクロプロセツサ
などを用いることができるため、非常に安価で小型に構
成することができる。

ｆｆｌ実施例 この発明の実施例であるランタイム監視装置のブロック
図を第１図に示す。

第１図において、１はターゲットシステムである機器制
御用マイクロコンピュータ、２は監視用インターフェイ
ス、３は端末装置である。機器制御部用マイクロコンピ
ュータ１内において、マイクロプロセッサ１０はＣＰＵ
として各部の統括制御を行う。システムハスインターフ
ェイス１１は外部のシステムバスとの間でインターフェ
イスを行う。メモリ１２はマイクロプロセッサ１０が実
行する処理プログラムが予め書き込まれたＲ　ＯＭ　領
域とその処理プログラムの実行に際してワーキングエリ
アとして用いられるＲ　Ａ　Ｍ　領域からなる。

周辺インターフェイス１３は外部に接続される周辺装置
との間でインターフェイスを行う。割込み制御回路１４
は周辺装置あるいは後述する監視用インターフェイスか
らの信号に応じてマイクロプロセッサ１０の割込み制御
を行う。

監視用インターフェイス２においてマイクロプロセッサ
２０はＣＰＵとして各部の統括制御を行う。デュアルポ
ートメモリ２１は機器制御用マイクロコンピュータ１の
ローカルハスと監視用インターフェイス２のローカルハ
スの両方に接続され、両者からデータを読書きすること
のできるメモリである。メモリ２２はマイクロプロセッ
サ２０の処理プログラムを予め書き込んだＲＯＭ　ｉＪ
ｔ域と、その処理プログラムの実行に際してワーキング
エリアとして用いられるＲ　Ａ　Ｍ　ｉｌｔ域を備えて
いる。周辺インターフェイス２３は周辺装置とのインタ
ーフェイスを行うが、ここでは特に前記割込み制御回路
１４に対してＮＭＩ割込みをかける。シリアルインター
フェイス２４は端末装置３との間で例えばＲ３２３２Ｃ
に従ったシリアル通信を行端末装置３は例えば、ＣＲＴ
とキーボードを備えたパーソナルコンピュータであり、
キーボードからデバッグ用の要求（コマンド）を入力す
ることによってその要求をデバッグ用インターフェイス
２へ送信する。これに応答して監視用インターフェイス
２から送信されてくるデータを受信してＣＲＴへ表示す
る。

このように、端末装置としてパーソナルコンピュータな
どのプログラム可能な装置を用いることによって、デバ
ッグ用またはモニタ用機能を標準化することや一連の処
理手順を繰り返し実行させることができるため、これを
製造検査治具として用いることも可能である。

第２図、第３図および第４図は第１図に示したメモリ１
２．デュアルポートメモリ２１およびメモリ２２の構成
をそれぞれ示している。

第２図において、Ｍｌはマイクロプロセッサ１０が通常
実行する制御プログラムが予め書き込まれているＲＯＭ
領域である。

Ｍ２はＮＭＩ割込みをかけられたときに処理を行うＮＭ
Ｉ用プリプログラムき込む領域であり、ＲＯＭまたはＲ
ＡＭにより構成する。また、Ｍ３は前記制御プログラム
またはＮＭＩ用プリプログラム行時にワーキングエリア
として用いられるＲＡＭ領域である。

第３図においてＭ４は機器制御用マイクロコンピュータ
１とデバッグ用インターフェイス２との間で制御コード
やデータなどのメソセージを交換するエリアである。第
１図に示したデバッグ用インターフェイスのマイクロプ
ロセッサ２０がこのメソセージ交換エリアＭ４に制御コ
ードやアドレスを書き込むとともに、機器制御用マイク
ロコンピュータへＮＭＩ割込みをかけることによって、
機器制御用マイクロコンピュータのマイクロプロセッサ
１０がＮＭＩ割込み処理の実行によってデュアルポート
メモリ２１内のメソセージ交換エリアＭ４の内容を読み
込んで処理を行う。このデュアルポートメモリ２１はマ
イクロプロセッサ１０のメモリ空間上に存在するもので
あり、通常のロード命令などによって極めて短時間に読
み込むことができる。

第３図においてＭ５は、このエリアをセントすることに
よって監視用インターフェイスのマイクロプロセッサ２
０に対して割込め信号が発生される割込み発生用エリア
である。これは後述するように、マイクロプロセッサ１
０がデュアルポートメモリ２１のメソセージ交換エリア
Ｍ４に所定のデータなどの書込を終了したことをマイク
ロプロセッサ２０へ知らせるために用いている。

第４図において、Ｍ６はマイクロプロセッサ２０の処理
プログラムが予め書き込まれたＲ　ＯＭ　Ｈ域、Ｍ７は
その処理プログラムの実行時にワーキングエリアとして
用いられるＲ　Ａ　Ｍ　Ｓｉ４域である。

第５図はマイクロプロセッサ１０のＮＭＩ割込み処理手
順を表すフローチャート、第６図（Ａ）はマイクロプロ
セッサ２０の通常の処理手順を表すフローチャート、第
６図（Ｂ）はマイクロプロセッサ２０の割込み時の処理
手順を表すフローチヤード、第７図は端末装置３の処理
手順を表すフローチャートである。

マイクロプロセッサ１０はＮＭＩ割込みがかけられたと
き、第５図に示すように先ずデュアルポートメモリから
制御コードやアドレスなどを読み出す（ｎｌ）。この制
御コードは、指定されたアドレスによって示されるメモ
リ・Ｉｌｏ・レジスタなどの内容または状態を読み出す
、などの予め定められた処理内容を表すものであり、マ
イクロプロセッサ１０はデュアルポートメモリに書き込
まれていたアドレスで示される内容を読み出し、再びデ
ュアルポートメモリの所定領域へその内容を書き込む（
ｎ２→ｎ３）。その後デュアルポートメモリの割込み発
生用エリアをセントすることによってデュアルポートメ
モリへのデータの書込を終了したことを知らせる（ｎ４
）。

マイクロプロセッサ２０は通常第６図（Ａ）に示すよう
に、端末装置からの要求（コマンド）の有無をチエツク
し、要求があればこれを受信する（ｎ１０→ｎ１１）。

続いてその要求を解読し、機器制御用マイクロコンピュ
ータにおけるメモリ・Ｉｌｏ・レジスタに対する基本的
な読み書きの機能に変換するとともに、予め定められて
いる制御コードとアドレスおよびデータなどをデュアル
ポートメモリに書き込む（ｎ１２）。その後機器制御用
マイクロコンピュータに対してＮＭＩ割込みをかける（
ｎ１３）。

マイクロプロセッサ２０に対してデュアルポートメモリ
２１から割込みがかけられたとき、第６図（Ｂ）に示す
ように、先ずデュアルポートメモリの割込み発生用エリ
アをリセットしくｎ２０）、デュアルポートメモリから
データを読み出し、これを整理または加工して所定のプ
ロトコルに従→用インターフェイスからデータの送信有
無のチエツクおよびキーボードからのキー人力の有無を
チエツクする（ｎ３０．ｎ３４）。監視用インターフェ
イスからデータの送信があれば、これを受信し、端末装
置の操作者に理解しやすい形にデ−タの変換および加工
を行い、ＣＲＴに表示する（ｎ３１→ｎ３２→ｎ３３）
。キー人力があれば、そのコードをハソファに入力し、
ＥＮＴＥＲキーなどの実行キーが操作されたとき、へソ
ファに入力した内容を要求として監視用インターフェイ
スへ送信する（ｎ３４→ｎ３５）。

なお、実施例ではターゲットシステムである機器制御用
マイクロコンピュータ内のマイクロプロセッサ１０はデ
ュアルポートメモリ２１から読み取った制御コードなど
に応じてデュアルポートメモリ２１へ一度だけデータを
書き込む例であったが、端末装置からの要求の種類によ
っては、監視用インターフェイスと機器制御卸用マイク
ロコンピュータ間でデュアルポートメモリ２１を用いた
複数回の命令を実行させることも可能である。

さらに、実施例ではターゲットシステムである機器制御
用マイクロコンピュータと監視用インターフェイスをそ
れぞれ別個に設けた例であったが、監視用インターフェ
イスは極めて少ない部品点数で構成することができるた
め、予めターゲットシステムである機器制御用マイクロ
コンピュータのボードに設けておくことも可能である。

また通常のＩＣＥ（インサーキット・エミュレータ）と
同様、ＩＣソケットによって接続するよに構成すること
もできる。

（ｇ１発明の効果 以上のようにこの発明にれば、次に述べる効果を奏する
。

（１）監視用インターフェイスは、安価な８ｂｉｔマイ
クロプロセツサ程度の処理能力で十分であり、１チツプ
マイクロプロセツサなどを用いて非常に安価で小型に構
成することができる。

（２）ターゲットシステムである機器制御用マイクロコ
ンピュータには、通常のマイクロプロセッサをそのまま
用い、デバッグまたはモニタに必要な機能を通常はとん
ど実行されない最優先割込み処理プログラムとして設け
、しかも極めて短時間に割込み処理が終了するようにし
たため、実際に近い動作状態でテストすることが可能と
なる。

（３）安価、小型、かつ動作状態で使用することができ
るため、多数のマイクロコンピュータがＶＭＥやＭＵＬ
Ｔ　Ｉ−ＢＵＳなどのシステムバスに接続されたシステ
ムであってもシステム全体の動作時のチエツクが可能と
なる。

（４）通常のＩＣＥなどでは、ターゲットシステ１、の
アドレスやデータなどのバスを引き出すために多数の配
線を必要とするが、この発明によれば、監視用インター
フェイスと端末装置間をシリアル通信で接続することに
よって配線数を非常に少なくすることができる。

【図面の簡単な説明】

、第３図および第４図は第１図に示したメモリ１２、デ
ュアルポートメモリ２１およびメモリ２２の構成を示す
図である。第５図、第６図および第７図は第１図に示し
たマイクロプロッセソサ１０マイクロプロセッサ２０お
よび端末装置３の処理手順を示すフローチャートである
。

Claims (1)

【特許請求の範囲】
1. （１）デバッグまたはモニタの行われる機器制御用マイ
   クロコンピュータと、この機器制御用マイクロコンピュ
   ータとの間でデータの受け渡しを行う監視用インターフ
   ェイスと、この監視用インターフェイスへ要求を出力し
   、前記監視用インターフェイスからのデータを受け取る
   端末装置とからなり、 前記機器制御用マイクロコンピュータに、最優先割込み
   処理として、監視用インターフェイスより指示された制
   御コードに応じたデータを監視用インターフェイスへ出
   力する監視用処理プログラムを予め記憶する割込み処理
   プログラム記憶手段を設け、 前記監視用インターフェイスに、前記端末装置からの要
   求を受けて前記機器制御用マイクロコンピュータへ制御
   コードを与えるとともに、最優先割込みをかける割込み
   制御手段と、前記機器制御用マイクロコンピュータから
   受け取ったデータを前記端末装置へ出力するデータ出力
   手段を設けたことを特徴とするランタイム監視装置。