JPH0219706B2 - - Google Patents
Info
- Publication number
- JPH0219706B2 JPH0219706B2 JP57107240A JP10724082A JPH0219706B2 JP H0219706 B2 JPH0219706 B2 JP H0219706B2 JP 57107240 A JP57107240 A JP 57107240A JP 10724082 A JP10724082 A JP 10724082A JP H0219706 B2 JPH0219706 B2 JP H0219706B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- transistor
- power transistor
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタインバータ、トランジ
スタチヨツパ、トランジスタ式スイツチングレギ
ユレータのような、スイツチングトランジスタに
よる電力変換装置に関する。
スタチヨツパ、トランジスタ式スイツチングレギ
ユレータのような、スイツチングトランジスタに
よる電力変換装置に関する。
一般に、トランジスタインバータやトランジス
タチヨツパ、スイツチングレギユレータなどの電
源機器に於ては、パワートランジスタを周期的に
オン、オフの状態を繰返えさせることによつて、
直流電圧の変換や、直流−交流の変換を行なわせ
ている。これ等の機器は、他の電気設備の電力の
源として重要な役割を担うもので、当然高い信頼
性を持つたものでなければならない。更に、これ
等の機器には、宿命的に、過負荷や、出力短絡、
と云つた、他の半導体製品には付随しないよう
な、不確定要素が加えられ、きわめて破壊を招き
易い状況に置かれるのが常である。この困難な課
題に対して、従来から種々の保護回路の提案がな
されてきたが、鋭敏に作動するものは装置自体の
実用性を損い、順応性に富んだものは耐破壊性が
不充分である。又、いずれにしても保護回路自体
の電源が安定でなければ有効な保護機能を発揮し
ないものが多く、瞬時停電等の、制御電源不安定
時に起きる内因性破壊には効果がない。
タチヨツパ、スイツチングレギユレータなどの電
源機器に於ては、パワートランジスタを周期的に
オン、オフの状態を繰返えさせることによつて、
直流電圧の変換や、直流−交流の変換を行なわせ
ている。これ等の機器は、他の電気設備の電力の
源として重要な役割を担うもので、当然高い信頼
性を持つたものでなければならない。更に、これ
等の機器には、宿命的に、過負荷や、出力短絡、
と云つた、他の半導体製品には付随しないよう
な、不確定要素が加えられ、きわめて破壊を招き
易い状況に置かれるのが常である。この困難な課
題に対して、従来から種々の保護回路の提案がな
されてきたが、鋭敏に作動するものは装置自体の
実用性を損い、順応性に富んだものは耐破壊性が
不充分である。又、いずれにしても保護回路自体
の電源が安定でなければ有効な保護機能を発揮し
ないものが多く、瞬時停電等の、制御電源不安定
時に起きる内因性破壊には効果がない。
従来、主として用いられている方式は、定電流
垂下方式と、遮断方式の併用である。前者はパワ
ートランジスタに流れる電流の平均値が所定の値
を越えないように、線型フイードバツク制御を施
すもので、順応性は良いが、耐破壊性は不充分で
ある。後者はパワートランジスタに流れる電流の
波高値がある一定に値に達すると、たゞちにパワ
ートランジスタをオフ状態に固定してしまうもの
で、トランジスタの保護には有効であるが、電源
装置として生産ラインなどに用いると重大な二次
的損失を発生する虞れがある。
垂下方式と、遮断方式の併用である。前者はパワ
ートランジスタに流れる電流の平均値が所定の値
を越えないように、線型フイードバツク制御を施
すもので、順応性は良いが、耐破壊性は不充分で
ある。後者はパワートランジスタに流れる電流の
波高値がある一定に値に達すると、たゞちにパワ
ートランジスタをオフ状態に固定してしまうもの
で、トランジスタの保護には有効であるが、電源
装置として生産ラインなどに用いると重大な二次
的損失を発生する虞れがある。
本発明の目的は、きわめて応答性がよく、個々
のパワートランジスタごとに対応することがで
き、危険な状態が消失すると直ちに且つ自動的に
保護状態が解除されて元の状態に戻る、スイツチ
ングトランジスタによる電力変換装置を提供する
ことにある。
のパワートランジスタごとに対応することがで
き、危険な状態が消失すると直ちに且つ自動的に
保護状態が解除されて元の状態に戻る、スイツチ
ングトランジスタによる電力変換装置を提供する
ことにある。
本発明の第１の特徴は、各パワートランジスタ
が個別に保護回路を有していることである。
が個別に保護回路を有していることである。
本発明の第２の特徴は、パワートランジスタを
所定の時間関係で周期的にオンオフさせるための
制御信号を利用し、パワートランジスタがオンに
制御される時間だけ保護回路が機能するように構
成されていることである。
所定の時間関係で周期的にオンオフさせるための
制御信号を利用し、パワートランジスタがオンに
制御される時間だけ保護回路が機能するように構
成されていることである。
本発明の第３の特徴は、サイリスタのアノー
ド、カソード電圧が所定値以下に低下すると自動
的にオフ状態に戻る性質と、制御入力が周期的に
オンオフを繰返すことを巧みに利用して、オフ制
御時間に保護状態を一且解除し、なお危険状態が
持続している場合は次のオン制御時間に再び保護
回路が機能するよう構成されていることである。
ド、カソード電圧が所定値以下に低下すると自動
的にオフ状態に戻る性質と、制御入力が周期的に
オンオフを繰返すことを巧みに利用して、オフ制
御時間に保護状態を一且解除し、なお危険状態が
持続している場合は次のオン制御時間に再び保護
回路が機能するよう構成されていることである。
本発明の第４の特徴は、パワートランジスタの
コレクタ電流の増大のみでなく、コレクタ電位の
上昇によつても保護回路を作動させることによ
り、パワートランジスタが非飽和領域で動作する
ことを防止していることである。
コレクタ電流の増大のみでなく、コレクタ電位の
上昇によつても保護回路を作動させることによ
り、パワートランジスタが非飽和領域で動作する
ことを防止していることである。
次に、本発明をトランジスタインバータに実施
した実施例について説明する。
した実施例について説明する。
第１図にトランジスタインバータの全体構成図
を示す。クロツクパルス発振器１のクロツク信号
が、分周器、カウンタ等を含む分配回路２に入力
され、分配回路２は所定の位相関係とパルス幅を
もつ制御信号S1，S2…S6をそれぞれ周期的に出力
する。直流電源３の正電源線４と３相交流出力線
Ｖ，Ｖ，Ｗの間にはパワートランジスタQ1Q3，
Q5が接続され、直流電源３の負電源線５と３相
交流出力線Ｕ，Ｖ，Ｗの間にはパワートランジス
タQ2，Q4，Q6が接続されている。なお、各パワ
ートランジスタQ1，Q2…Q6と並列に逆電圧防止
用ダイオードD1，D2，…D6が接続されている。
これら各パワートランジスタQ1，Q2…Q6はそれ
ぞれ開閉制御回路A1，A2…A6によりオンオフ制
御され、各開閉制御回路A1，A2…A6は上述した
制御信号S1，S2…S6に従い作動する。本発明の保
護回路は、この開閉制御回路内に設けられる。
を示す。クロツクパルス発振器１のクロツク信号
が、分周器、カウンタ等を含む分配回路２に入力
され、分配回路２は所定の位相関係とパルス幅を
もつ制御信号S1，S2…S6をそれぞれ周期的に出力
する。直流電源３の正電源線４と３相交流出力線
Ｖ，Ｖ，Ｗの間にはパワートランジスタQ1Q3，
Q5が接続され、直流電源３の負電源線５と３相
交流出力線Ｕ，Ｖ，Ｗの間にはパワートランジス
タQ2，Q4，Q6が接続されている。なお、各パワ
ートランジスタQ1，Q2…Q6と並列に逆電圧防止
用ダイオードD1，D2，…D6が接続されている。
これら各パワートランジスタQ1，Q2…Q6はそれ
ぞれ開閉制御回路A1，A2…A6によりオンオフ制
御され、各開閉制御回路A1，A2…A6は上述した
制御信号S1，S2…S6に従い作動する。本発明の保
護回路は、この開閉制御回路内に設けられる。
第２図に、第１図の開閉制御回路の一つA1の
具体的構成を示す。なお、６個の開閉制御回路
A1，A2…A6はいずれも第２図と同一に構成され
ている。
具体的構成を示す。なお、６個の開閉制御回路
A1，A2…A6はいずれも第２図と同一に構成され
ている。
パワートランジスタQ1のエミツタ、コレクタ
回路に電流検出用抵抗Ｒが直列接続され、その両
端子間電圧を取り出すための線１１が導入されて
いる。また、パワートランジスタQ1のコレクタ
電圧Vcを検出するため分圧抵抗R1，R2が直列接
続され、その接続点から線１２が導出されてい
る。コンパレータCP1は過電流を検出するための
もので、非反転入力（＋）に線１１が接続されて
いる。コンパレータCP2は非飽和領域動作を検出
するためのもので、反転入力（−）に線１２が接
続されている。コンパレータCP2の基準電圧はツ
エナダイオードZDのツエナ電圧により規定され
る。コンパレータCP1の基準電圧はコンパレータ
CP2の状態出力により異なつたものとなる。すな
わち、パワートランジスタのコレクタ電位Vcが
低くコンパレータCP2の状態出力が“高”レベル
を抵抗R3とR4で分圧した値であつて、この状態
で電流検出用抵抗Ｒの端子電圧を検出している。
コンパレータCP2がパワートランジスタの非飽和
領域動作を検出して出力が“低”に反転するとコ
ンパレータCP1の基準電圧は実質的に零まで低下
する。
回路に電流検出用抵抗Ｒが直列接続され、その両
端子間電圧を取り出すための線１１が導入されて
いる。また、パワートランジスタQ1のコレクタ
電圧Vcを検出するため分圧抵抗R1，R2が直列接
続され、その接続点から線１２が導出されてい
る。コンパレータCP1は過電流を検出するための
もので、非反転入力（＋）に線１１が接続されて
いる。コンパレータCP2は非飽和領域動作を検出
するためのもので、反転入力（−）に線１２が接
続されている。コンパレータCP2の基準電圧はツ
エナダイオードZDのツエナ電圧により規定され
る。コンパレータCP1の基準電圧はコンパレータ
CP2の状態出力により異なつたものとなる。すな
わち、パワートランジスタのコレクタ電位Vcが
低くコンパレータCP2の状態出力が“高”レベル
を抵抗R3とR4で分圧した値であつて、この状態
で電流検出用抵抗Ｒの端子電圧を検出している。
コンパレータCP2がパワートランジスタの非飽和
領域動作を検出して出力が“低”に反転するとコ
ンパレータCP1の基準電圧は実質的に零まで低下
する。
一方、制御回路用電源Ｅに負荷抵抗R5を通し
て補助用トランジスタq1のエミツタ、コレクタ電
極が接続され、このベース電極に制御信号S1が入
力され、コレクタ回路１３から、相補形トランジ
スタ回路１４を介してパワートランジスタQ1の
ベース回路に至るパワートランジスタの制御回路
が形成されている。従つて、補助用トランジスタ
q1は制御信号がオン制御信号のときにパワートラ
ンジスタQ1を導通させ、制御信号がオフ制御信
号のときにパワートランジスタQ1を遮断させる。
この補助用トランジスタq1のエミツタ、コレクタ
間にサイリスタSCRのアノード、カソード電極
が接続され、このサイリスタSCRのゲート電極
にコンパレータCP1の出力が接続されている。
て補助用トランジスタq1のエミツタ、コレクタ電
極が接続され、このベース電極に制御信号S1が入
力され、コレクタ回路１３から、相補形トランジ
スタ回路１４を介してパワートランジスタQ1の
ベース回路に至るパワートランジスタの制御回路
が形成されている。従つて、補助用トランジスタ
q1は制御信号がオン制御信号のときにパワートラ
ンジスタQ1を導通させ、制御信号がオフ制御信
号のときにパワートランジスタQ1を遮断させる。
この補助用トランジスタq1のエミツタ、コレクタ
間にサイリスタSCRのアノード、カソード電極
が接続され、このサイリスタSCRのゲート電極
にコンパレータCP1の出力が接続されている。
このような構成において、インバータが正常に
作動し、パワートランジスタQ1に過電流が流れ
ず且つ遮断領域と飽和領域の間で正常なスイツチ
ング動作が行われているときは、コンパレータ
CP2の出力は“高”、コンパレータCP1の出力は
“低”であつてサイリスタSCRは遮断状態になつ
ている。この状態では前述した通り、補助用トラ
ンジスタq1のオンオフに従いパワートランジスタ
Q1がオンオフ制御される。
作動し、パワートランジスタQ1に過電流が流れ
ず且つ遮断領域と飽和領域の間で正常なスイツチ
ング動作が行われているときは、コンパレータ
CP2の出力は“高”、コンパレータCP1の出力は
“低”であつてサイリスタSCRは遮断状態になつ
ている。この状態では前述した通り、補助用トラ
ンジスタq1のオンオフに従いパワートランジスタ
Q1がオンオフ制御される。
パワートランジスタQ1がオンのとき過電流が
流れて抵抗Ｒの端子電圧が設定値をこえて上昇す
ると、コンパレータCP1の出力が“低”から
“高”に転じ、サイリスタSCRを導通させるの
で、補助用トランジスタq1のコレクタ電位は強制
的に“低”レベルに引き下げられ、パワートラン
ジスタQ1をオフに切換えて保護する。この保護
状態は制御信号S1がオン制御時間の間だけ持続さ
れる。制御信号S1がオフ制御時間になると補助用
トランジスタq1のコレクタ電位が“低”になるか
ら、サイリスタSCRの導通状態が解除される。
再び制御信号S1がオン制御時間になつたとき、依
然として過電流状態がつづいておれば、前述と同
様にしてそれが検出されパワートランジスタ及び
負荷が保護される。一方、パワートランジスタ
Q1が非飽和領域で動作すると、周知の通り、パ
ワートランジスタQ1のコレクタ電位Vcが上昇す
るからコンパレータCP2がこれを検出し、コンパ
レータCP1の反転入力（−）を強制的に零に降下
させるので、抵抗Ｒの端子間電圧の大小にかかわ
らず過電流検出信号が出力され、サイリスタ
SCRを導通させる。
流れて抵抗Ｒの端子電圧が設定値をこえて上昇す
ると、コンパレータCP1の出力が“低”から
“高”に転じ、サイリスタSCRを導通させるの
で、補助用トランジスタq1のコレクタ電位は強制
的に“低”レベルに引き下げられ、パワートラン
ジスタQ1をオフに切換えて保護する。この保護
状態は制御信号S1がオン制御時間の間だけ持続さ
れる。制御信号S1がオフ制御時間になると補助用
トランジスタq1のコレクタ電位が“低”になるか
ら、サイリスタSCRの導通状態が解除される。
再び制御信号S1がオン制御時間になつたとき、依
然として過電流状態がつづいておれば、前述と同
様にしてそれが検出されパワートランジスタ及び
負荷が保護される。一方、パワートランジスタ
Q1が非飽和領域で動作すると、周知の通り、パ
ワートランジスタQ1のコレクタ電位Vcが上昇す
るからコンパレータCP2がこれを検出し、コンパ
レータCP1の反転入力（−）を強制的に零に降下
させるので、抵抗Ｒの端子間電圧の大小にかかわ
らず過電流検出信号が出力され、サイリスタ
SCRを導通させる。
本発明によれば、負荷への電力供給を中断する
ことなく過電流等の危険な状態を検出し、パワー
トランジスタ及び負荷を保護することができる。
また従来のように直流電源線５に過電流検出手段
を設けるのではなく、パワートランジスタ個々に
対応して設けているので、危険状態の発生に対し
速やかに且つ適切な対処をすることができる。
ことなく過電流等の危険な状態を検出し、パワー
トランジスタ及び負荷を保護することができる。
また従来のように直流電源線５に過電流検出手段
を設けるのではなく、パワートランジスタ個々に
対応して設けているので、危険状態の発生に対し
速やかに且つ適切な対処をすることができる。
さらに、パワートランジスタが非飽和領域で動
作することを防止でき、より確実に、かつ的確に
保護ができる。
作することを防止でき、より確実に、かつ的確に
保護ができる。
第１図は本発明の実施例にかかる電力変換装置
のブロツク図、第２図は同装置における開閉制御
回路の具体的構成を示す回路図である。 Q1，Q2，…Q6……パワートランジスタ、S1，
S2，…S6……制御信号、Ｒ……電流検出用抵抗、
CP1……過電流検出用コンパレータ、CP2……非
飽和領域動作検出用コンパレータ、q1……補助用
トランジスタ、SCR……サイリスタ。
のブロツク図、第２図は同装置における開閉制御
回路の具体的構成を示す回路図である。 Q1，Q2，…Q6……パワートランジスタ、S1，
S2，…S6……制御信号、Ｒ……電流検出用抵抗、
CP1……過電流検出用コンパレータ、CP2……非
飽和領域動作検出用コンパレータ、q1……補助用
トランジスタ、SCR……サイリスタ。
Claims (1)
- １ 制御信号に従い複数個のパワートランジスタ
を周期的にオンオフさせて電力変換を行う装置に
おいて、上記パワートランジスタごとに保護回路
を設け、この保護回路は、上記パワートランジス
タのエミツタ、コレクタ回路に直列接続された電
流検出用抵抗Ｒと、その抵抗Ｒの両端子間電圧が
所定の基準値よりも増大したとき過電流検出信号
を出力する過電流検出手段と、上記制御信号がベ
ース回路に導入されオン制御信号が入力されてい
る時間上記パワートランジスタを導通させオフ制
御信号が入力されている時間上記パワートランジ
スタを遮断させる補助用トランジスタと、この補
助用トランジスタのエミツタ、コレクタ間にアノ
ード、カソード電極が並列接続されゲート電極が
上記過電流検出信号により制御されるサイリスタ
を有し、上記パワートランジスタのオン制御時間
中に上記過電流検出信号が出力されたとき上記パ
ワートランジスタのベース電位を強制的にオフ状
態に切換え、その後、上記制御入力がオフ制御信
号に切換つたとき上記強制的オフ状態が解除され
るよう構成するとともに、上記電流検出用抵抗Ｒ
の両端子間電圧が所定の基準値以下であつても、
上記パワートランジスタのコレクタ電位が所定値
以上に上昇したことを検出する非飽和領域動作検
出手段を設け、この非飽和領域動作検出手段から
の検出信号により上記過電流検出信号を強制的に
出力させるよう構成した電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107240A JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57107240A JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58224577A JPS58224577A (ja) | 1983-12-26 |
| JPH0219706B2 true JPH0219706B2 (ja) | 1990-05-02 |
Family
ID=14454027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57107240A Granted JPS58224577A (ja) | 1982-06-21 | 1982-06-21 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58224577A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620460U (ja) * | 1992-06-08 | 1994-03-18 | 加美産業機器株式会社 | 金属表面の処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5490527A (en) * | 1977-12-28 | 1979-07-18 | Toshiba Corp | Protection system for transistor inverter circuit |
| JPS5928152B2 (ja) * | 1978-11-04 | 1984-07-11 | ファナック株式会社 | 電動機駆動用インバ−タ回路の保護装置 |
-
1982
- 1982-06-21 JP JP57107240A patent/JPS58224577A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58224577A (ja) | 1983-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355342A (en) | Power circuit including means for automatically protecting a chopping transistor thereof | |
| US3638102A (en) | Overload protection circuit | |
| JPH03150022A (ja) | 給電装置 | |
| JPS58205333A (ja) | スイツチングトランジスタの保護回路 | |
| US4453193A (en) | Overcurrent protection for push-pull circuits | |
| US4812943A (en) | Current fault protection system | |
| US4513343A (en) | Short circuit protector having fold-back trip point for solid state switching device | |
| US3919600A (en) | Overload current protector for A. C. motors | |
| US3551745A (en) | Shunt regulator overvoltage trip | |
| US4736264A (en) | Primary switched-mode power supply unit | |
| KR960003201B1 (ko) | 이상전압 검출 제어장치 | |
| EP0528668B1 (en) | Semiconductor protection against high energy transients | |
| US3432726A (en) | Overload and short-circuit protection for a d.c. voltage regulator | |
| US7072160B1 (en) | Monitoring device for power supplies | |
| US3577035A (en) | Power transistor protection circuit | |
| JPH0219706B2 (ja) | ||
| EP0397017B1 (en) | Device for protecting semiconductor circuits against transients on the supply line | |
| JP3191661B2 (ja) | 半導体素子の過負荷保護回路 | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JP3713795B2 (ja) | 制御装置の出力回路 | |
| JPH052452U (ja) | 半導体遮断器 | |
| JP2755391B2 (ja) | 過電流保護回路 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| KR200285758Y1 (ko) | 스위칭전원공급장치의 보호장치 | |
| JPH0746901B2 (ja) | 低電圧検出回路 |